10	troductory of LSI Device	12/5/1984 - 12/7/1984	
開催要領 セミナーポイン	ト 技術系新入社員,新規配属者	,周辺技術者等初学者を対象とした	セミナーポイント No.
■セミナーコード B-2501 ■セミナーコード I.LSIデバイス基礎 沖電気工業	エレクトロニクス技	術3日間集中基礎講座	各種LSI (特に
■開催日 II.LSIメモリデバイク	男 _氏		ッサ廻り)の物
昭和59年12月 東芝		ハッ ノ フ フ 日日	性,基本回路と
	д		応用法について
			素人にも解るよ
			うに解説。
1名につき50,000円 小口哲言	╗╓││ 沖雷気工業㈱ 林	目 良 岩 男 監修	1
(昼食・テキスト代含む) Ⅳ.ゲートアレイ技術			ス
■由込・問い合せ先 富士通	エレクトロニクス技術の源である	IC, LSIは他のデバイスに比べて非	受講対象入
	用氏 党に直機能なデバイスであること	堂に非堂たスピードで進歩しているこ	
			1C, LSI, 71
T102 東京都十代田区敷田借 故障対策	となとから、電子機益システムの	性能の大部分は、使う工し、LSIによ	クロプロセッサ シモ
TFI 03(262)1962 松下電子工業	+ って決定される。そこで本講座で	ば、ユーザのためのLSIデバイス講座	のユーザー技術
FAX 03(262)1908 JULA (D. D. (Amile th	▲氏 として,特に主要なLSI,マイ	クロプロセッサ, ICメモリ, コントロ	者及び半導体関
(自動受信) (自動受信) シンキー	「 ール用LSI, インタフェース用	LSIなどについてその本質,特長,使	連ディーラーの
	F 用上の留意点、応用回路設計のポ	イントについて解説する。	営業技術者
申込要領は裏面記載			
12月5日(水)	12月6日(木)	12月7日(金)	□ ■ 申 込 要 領
12月5日(水)	12月6日(木)	12月7日(金)	申込要領 ■申込方法 最終頁の申込書のコピーに
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 LSIを開始まるための物件	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンドュータ	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータ ・プロセッサ・コンピュータの基礎	12月7日(金) (10:00~13:00) V.LSIの信頼性と故障対策 ・LSIの信頼性と試験法	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイポーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータ ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc)	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが,その 場合も後日申込書を翻送下 さい。ファクシミリ(自動受
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイポーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス(N-MOSとC-MOS)	12月6日(木) (10:00~13:00) Ⅲ.マイクロプロセッサ並びに マイクロコンピュータ ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの故障メカニズムと対策	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータ ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの故障メカニズムと対策 ・LSI使用上の留意点 ::::::::::::::::::::::::::::::::::::	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ■支払方法 受課料のお支払は、開催日
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 相良 岩男氏 ・LSI 実装技術	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの基礎 ・4ビットコンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・16ビットプロセッサの特性 ・16ビットプロセッサの特性	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 LSIの信頼性と故障対策 ・ LSIの信頼性とは除法 ・ 各デバイスの信頼性 (メモリ、マイコン etc) ・ LSIの故障メカニズムと対策 ・ LSI使用上の留意点 渡辺 紘氏 松下電子工業物	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ■支払方法 受講料のお支払は、開催日 前日までに、報行振込又は 現金表明でな願い致します
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI 実装技術 相良 岩男氏 沖電気工業㈱ 電子デバイス事業部	12月6日(木) (10:00~13:00) Ⅲ.マイクロプロセッサ並びに マイクロコンピュータの基礎 ・イビット・コンピュータの基礎 ・4ビットプロセッサとコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) <u>小口 哲司</u> 氏 日本電気(株) 超LSI開発本部	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ、マイコン etc) ・LSIの故障メカニズムと対策 ・LSIの故障メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業㈱ LC事業部	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ■支払方法 受購料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 受購料はご返金は致しませ
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI 実装技術 相良 岩男氏 総合技術部 副部長	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) 日本電気(株) 超LSI開発本部 システム部 主 任	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの故障メカニズムと対策 ・LSI使用上の留意点 波辺 紘氏 松下電子工業株 IC事業部 品質技術部 課長	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ■支払方法 受講料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 受講料にご返金は致しません。ご都合の悪い場合は代 理の方がご出席願います。
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI実装技術 神電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00~17:00)	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの基礎 ・4 ビットコンピュータの特性 ・8 ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) 小口 哲司 氏 日本電気(株) 超 LSI 開発本部 システム部 主 任	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ、マイコン etc) ・LSIの放障メカニズムと対策 ・LSI使用上の留意点 渡辺	 申込要領 ●申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申込みも受付けますが、その 場合も後日申込書を郵送下さい。ファクシミリ(自動受信)の申込みも受付けます。 ●支払方法 受講料のお支払は、開催日前日までに、銀行振込又は現金書留でお願い致します。 受講料はご返金は致しません。ご都合の悪い場合は代理の方がご出席願います。 取引級行
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI 実装技術 相良 岩男氏 沖電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00~17:00) II.LSIメモリデバイス	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの基礎 ・4ビットコンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) 日本電気㈱ 超LSI開発本部 システム部 主任 (14:00~17:00) IV.ゲートアレイ技術	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・ LSIの信頼性と故障対策 ・ LSIの信頼性とは験法 ・ 各デバイスの信頼性 (メモリ、マイコン etc) ・ LSIの故障メカニズムと対策 ・ LSIの故障メカニズムと対策 ・ LSI使用上の留意点 渡辺 紘氏 松下電子工業株) IC事業部 品質技術部 課 長 (14:00~17:00) VI. A/D, D/A変換技術	 申込安領 ●申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、その 場合も後日申込書を都送下さい。ファクシミリ(自動受信)の申込みを受付けます。 ●支払方法 受講料のお支払は、開催日前日までに、銀行振込又は現金書留でお願い致します。 受講料にご返金は致しません。ご都合の悪い場合は代理の方がご出席願います。 取引銀行 重支・神田駅前(%) 256993 三菱●神田田(※)4048297
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI 実装技術 沖電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00~17:00) II.LSIメモリデバイス ・D-RAMの概要と特性	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) IF 本電気(株) 超LSI 開発本部 システム部 主任 (14:00~17:00) IV.ゲートアレイ技術 ・ゲートアレイの種類と特長	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と故障対策 ・とSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの故障メカニズムと対策 ・LSIの故障メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業株) IC 事業部 品質技術部 課 長 (14:00~17:00) VI. A/D, D/A変換技術 ・A/D, D/A変換器の分類	申込要領 ■申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ■支払方法 受講料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 受講料はご返金は致しません。ご都合の悪い場合は代 理の方がご出席願います。 取引 鍵 行 住 友●神田駅前(%) 256993 三 菱●神 田(※)4048297 第一勧業●飯 田 橋(※)1237359 ■セミナー会場
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス(N-MOSとC-MOS) と設計 相良 岩男氏 ・LSI実装技術 沖電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00~17:00) II.LSIメモリデバイス ・D-RAMの概要と特性 ・S-RAMの概要と特性	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの特性 ・オビットコンピュータの特性 ・8ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) I ー 本電気(株) 超LSI 開発本部 システム部 主任 (14:00~17:00) IV. ゲートアレイ技術 ・ゲートアレイの種類と特長 ・ゲートアレイの製造工程	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの放障メカニズムと対策 ・LSIの放障メカニズムと対策 ・LSIの放障メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業株) IC事業部 品質技術部 課長 (14:00~17:00) VI. A/D, D/A変換器の分類 ・A/D、契換の周辺技術	 申込要領 申込方法 最終頁の申込書のコビーに 所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 支払方法 受講料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 支払方法 受講料にご返金は致しません。ご都合の悪い致します。 受講料はご返金は致しません。ご都合の悪い切合は代理の方がご出席願います。 取引銀行 住友●神田駅前(%) 256993 三後●神田田(約4048297 第一勧素●飯田橋(%)1237359 七ミナー会場 日本工業技術センター
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI実装技術 #12月7日 (14:00~17:00) II.LSIメモリデバイス ・D-RAMの概要と特性 ・S-RAMの概要と特性 ・EP-ROMの概要と特性	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの基礎 ・4ビットコンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・17ローラ (CRT, LCD, FDD) ・日本電気(株) ゼロ ・16ビットプロセッサの特性 ・17ローラ (CRT, LCD, FDD) ・10本電気(株)	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と故障対策 ・とぶの信頼性 (メモリ、マイコン etc) ・LSIの放障メカニズムと対策 ・LSIの放障メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業株 LC事業部 品質技術部 課 長 (14:00~17:00) VI. A/D, D/A変換器の分類 ・A/D、D/A変換層路の選定と設計の要点	 申込要領 ●申込方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、その 場合も後日申込書を郵送下さい。ファクシミリ(自動受 信)の申込みも受付けます。 ●支払方法 受講料のお支払は、開催日 前日までに、銀行振込又は現金書留でお願い致します。 受講料のお支払は、開催日 前日までに、銀行振込又は現金書留でお願い致します。 受講料のお支払は、開催日 前日までに、銀行振込又は現金書留でお願います。 受講料のお支払は、開催日 市日までに、銀行振込又は現金書留でお願い致します。 受講料のお支払は、開催日 市日までに、銀行振込又は現金書留でお願い致します。 受講料のお支払は、開催日 市日までに、銀行振込又は 第一次の振りに、 取引 銀 行 住 友 ●神田駅前(%) 256993 三 麦●神 田(%)4048297 第一勧業●飯田 橋(%)1237359 ●セミナー会場 日本工業技術センター 研修室 (地図は最終頁)
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI 実装技術 相良 岩男氏 沖電気工業(M) 電子デバイス事業部 総合技術部 副部長 (14:00~17:00) II.LSIメモリデバイス ・D-RAMの概要と特性 ・S-RAMの概要と特性 ・EP-ROMの概要と特性 ・EE-ROMの概要と特性	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータの基礎 ・4ビットコンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) 小口 哲司 氏 日本電気(株) 超LSI 開発本部 システム部 主 任 (14:00~17:00) IV.ゲートアレイ技術 ・ゲートアレイの種類と特長 ・ゲートアレイの電気的特性 ・スタンダードセルなど	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ、マイコン etc) ・LSIの故障メカニズムと対策 ・LSIの政策の部意志 酸辺 紘氏 松下電子工業株 LC事業部 品質技術部 課長 (14:00~17:00) VI. A/D, D/A変換器の分類 ・A/D、D/A変換回路の選定と設計の要点 ・A/D、D/A 変換器	 申込 安 領 ●申込 方法 最終頁の申込書のコピーに 所要事項をご記入の上,郵 送下さい。また電話での申 込みも受付けますが、その 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 ●支払 方法 受講料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 受講料はご返金は致しませ ん。ご都合の悪い場合は代 理の方がご出席願います。 取 引 線 行 住 友●神田駅前(%) 256993 三 菱●神 田(※)4048297 第一勧業●飯 田 橋(※)1237359 ●セミナー会場 日本工業技術センター 研修室 (地図は最終頁) 東京都千代田区飯田橋3-11-13 豊国ビル5下 ☎03(262)1962
12月5日(水) (10:00-13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIブロセス(N-MOSとC-MOS) と設計 ・LSI 実装技術 加電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00-17:00) II.LSIメモリデバイス ・D-RAMの概要と特性 ・S-RAMの概要と特性 ・EE-ROMの概要と特性 ・MASK-ROMの概要と特性 ・ローのが運行な	12月6日(大) (10:00~13:00) Ⅲ.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの特性 ・プロセッサ・コンピュータの特性 ・オビットプロセッサク特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・周辺用コントローラ (CRT, LCD, FDD) 小口 哲司 氏 日本電気(株) 超LSI開発本部 システム部 主 任 (14:00~17:00) Ⅳ. ゲートアレイの種類と特長 ・ゲートアレイの電気的特性 ・スタンダードセルなど 次世代のセミカスタム	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの故障メカニズムと対策 ・ムンの故障メカニズムと対策 ・A/D、の人名変換器の分類 ・A/D、D/A変換回路の選定と設計の要点 ・応用回路の設計	 申込安領 申込方法 最終頁の申込書のコビーに 所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、そのの 場合も後日申込書を郵送下 さい。ファクシミリ(自動受 信)の申込みも受付けます。 支払方法 受議料のお支払は、開催日 前日までに、銀行振込又は 現金書留でお願い致します。 支払方法 受議料はご返金は致しません。ご都合の悪い場合は代 理の方がご出席願います。 政引銀行 生素・神田駅前(%) 256993 三菱(本) 中田駅前(%) 256993 三菱(中田駅前(%) 256993 三菱(本) 中田駅前(%) 256993 三菱(本) 中田県(*) 1237359
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・バイボーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス(N-MOSとC-MOS) と設計 ・LSI 実装技術 ・LSI 実装技術 *2011 (14:00~17:00) II.LSIメモリデバイス ・D-RAMの概要と特性 ・S-RAMの概要と特性 ・EE-ROMの概要と特性 ・EE-ROMの概要と特性 ・MASK-ROMの概要と特性 ・メモリの技術動向 (物 東 芝 (2) 単体に関本 まやい	12月6日(木) (10:00-13:00) III.マイクロプロセッサ並びに マイクロコンピュータの ・プロセッサ・コンピュータの特性 ・グロセッサ・コンピュータの特性 ・8ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・10ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・17・フレサンドローラ (CRT, LCD, FDD) 日本電気(株) 超LSI 開発本部 システム部 主任 (14:00~17:00) IV. ゲートアレイの種類と特長 ・ゲートアレイの電気的特性 ・スタンダードセルなど 次世代のセミカスタム LS1 本間 明氏	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と故障対策 ・とSIの信頼性と試験法 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの放障メカニズムと対策 ・LSIの放障メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業株) IC事業部 品質技術部 課長 (14:00~17:00) VI. A/D, D/A変換器の分類 ・A/D, D/A変換局路の選定と設計の要点 ・応用回路の設計 長橋 芳行氏	 申込要領 ●申込方法 最終頁の申込書のコビーに所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、その場合も後日申込書を郵送下さい。ファクシミリ(自動受信)の申込みも受付けます。 ●支払方法 受購料のお支払は、開催日前日までに、銀行振込又は現金書留でお願い致します。 ●支購料はご返金は致しません。ご都合の悪い場合は代理の方がご出席願います。 取引銀行 住友●神田駅前(1237359 ●セミナー会場 日本工業技術センター研修室 (地図は最終頁) 東京都千代田区販田橋3-11-13 豊国ビル5F ☎03(262)1962 交通・国電(総武線「飯田橋,下車 徒歩5分 ●地下鉄/東西線,有楽町線
12月5日(水) (10:00~13:00) I.LSIデバイス基礎 ・LSIを理解するための物性 ・パイポーラの構造と特性並びに基本回路 ・MOSの構造と特性並びに基本回路 ・LSIプロセス (N-MOSとC-MOS) と設計 ・LSI実装技術 相良岩男氏 沖電気工業㈱ 電子デバイス事業部 総合技術部 副部長 (14:00~17:00) II.LSIメモリデバイス ・S-RAMの概要と特性 ・S-RAMの概要と特性 ・EE-ROMの概要と特性 ・EE-ROMの概要と特性 ・メモリの技術動向 (物東 之 第2集積回路事業部 技術部	12月6日(木) (10:00~13:00) III.マイクロプロセッサ並びに マイクロコンピュータ ・プロセッサ・コンピュータの基礎 ・4ビットコンピュータの特性 ・8ビットプロセッサとコンピュータの特性 ・8ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・132ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・32ビットプロセッサの特性 ・16ビットプロセッサの特性 ・32ビットプロセッサの特性 ・日本電気(株) ・ゲートアレイの種類と特長 ・ゲートアレイの電気的特性 ・スタンダードセルなど 次世代のセミカスタム LSI 本間明氏 富士通(株) 半導体営業推進部	12月7日(金) (10:00~13:00) V. LSIの信頼性と故障対策 ・LSIの信頼性と故障対策 ・各デバイスの信頼性 (メモリ,マイコン etc) ・LSIの放降メカニズムと対策 ・LSIの放降メカニズムと対策 ・LSI使用上の留意点 渡辺 紘氏 松下電子工業㈱ IC事業部 品質技術部 課長 (14:00~17:00) VI. A/D, D/A変換器の分類 ・A/D, D/A変換局的の選定と設計の要点 ・応用回路の設計 長橋 芳行氏 ㈱ シンキー 一取約40 年間	 申込要領 ●申込方法 最終頁の申込書のコビーに所要事項をご記入の上,郵送下さい。また電話での申込みも受付けますが、その場合も後日申込書を郵送下さい。ファクシミリ(自動受信)の申込みも受付けます。 ●支払方法 受講料のお支払は、開催日前日までに、銀行振込又は現金書留でお願い致します。 ●支講料のお支払は、開催日前日までに、銀行振込又は現金書留でお願い致します。 ●支講料はご返金は致しません。ご都らの悪い場合は代理の方がご出席願います。 取引銀行 住友 ●神田(約4048297 第一勧業 ●飯田橋(約1237359) ●セミナー会場 日本工業技術センター 研修室 (地図は最終頁) 東京都千代田反飯田橋3-11-13 豊国ビル5F ← 03(262)1962 文通 ●国電/総武線「飯田橋」下車 徒歩5分 ●地下鉄/東西線・有楽町線 「飯田橋」下車徒歩5分 会場が変更になる場合は受講証

Microprocessor & Microcomputer (Tetsuji Oguchi): from 10:00 – 13:00 on 12/6/1984 (Thu)

エレクトロニクス技術 / 集中基礎講座/

LSIデバイス入門

監 修相良 岩男



- 執筆者・執筆分担一覧(アイウ順・敬称略)-

小		哲	司		日 〔	本 第	電 Ⅲ	気 章	(株) 〕
相	良	岩	男	;	沖 〔	電	ί I. I	業 章	(株) 〕
佐々	木	逸	夫		(株) 〔	東 第	і П	章	芝 〕
長	橋	芳	行		(株) 〔	シ 第	ン VI	キ 章	_]
本	間		明		富 〔	士 第	มั IV	恿 章	(株) 〕
渡	辺		紘	;	松 [「]	下 電 第	子口 V	L 業 章	(株) 〕

第Ⅲ章 マイクロプロセッサ並びに マイクロコンピュータ技術

中央処理装置(CPU)や演算論理装置(ALU)のみを含みROM(読み出し専用メモリ)やR AM(任意読み書き可能メモリ)などで構成される主記憶部分や周辺装置制御回路などを外付け することによってディジタル制御装置を構成することができるマイクロプロセッサや、上記した 機能をすべて1個のチップに集積したマイクロコンピュータは、集積回路の回路/プロセス/量 産技術の飛躍的な進歩とともに高度な機能を持ったチップが安価に供給されるようになってきた。 既に、4ビットのマイクロコンピュータはVTRを筆頭とする家庭電気製品に組み込まれており、 大量に使用されている。

マイクロプロセッサは外付けメモリ素子などと組み合わせ、2個以上のチップにより小型のコ ンピュータを構成するところから「マルチチップ・マイコン(マイクロコンピュータ)」と呼称す ることがある。また、マイクロコンピュータは、1個で小型コンピュータとしての機能を提供す るところから、「シングルチップ・マイコン」と呼ぶことがある。以下、これらを総称して、単 に、「マイコン」と表現することにする。

1. 集積回路技術の進歩

電子技術全般の進歩は集積回路技術の進展にその歩調をあわせているといっても過言ではない。 集積回路事業は「金食い虫」であると一般に呼ばれている。わずか数ミリ角のチップを作るのに, 膨大な額の投資を行なわなくてはならないからである。製品開発時には,回路のシュミレーショ ンやフォトマスク作成などに大型コンピュータを駆使したCAD (COMPUTER AIDED DES-IGN)手法がとられる。マスク露光,拡散,組み立てなどの製造装置,ウエハー処理や組み立て 終了後の集積回路を検査するLSI (LARGE SCALE INTEGRATION) テスターなどの検査装置 などは,集積回路の規模が大きくなり,そのマスクパターンの精細度が高くなるに従って,より 複雑な処理能力を持ったものが必要となる。装置の更新は日常茶飯事であり償却期間は益々短く なってきている。

このような背景から,設計した集積回路が少量しか販売できなければ,開発費を回収すること など到底できない。集積回路技術が現実の装置に応用され進展するためには,集積回路を大量に 使用できる環境が必要であった。1965年以降,この環境を提供してくれたのが電卓(電子式卓上 計算機)である。当時の電卓は,TTL(TRANSISTOR TRANSISTOR LOGIC)やMOS(ME-TAL OXIDE SEMICONDUCTOR)構造のSSI(SMALL SCALE INTEGRATION)などで組 み立てられており,販売価格は数10万円もしていた。ところが,1台の電卓が数個のLSIで構成 され,さらには1個のLSIだけで構成されるに至り,1970年代中頃には,電卓販売価格は1万円 を割るまでに至った。

1. Advances in integrated circuits

It is no exaggeration to say that the progress of entire electronic technology is keeping in step along with the progress of integrated circuit technology.

Integrated circuit technology is commonly called a "money pit".

This is because a huge amount of money must be invested to make such a small mili-meter square chips. During LSI (Large Scale Integration) product development, a CAD (Computer Aided Design) approach that takes full advantage of mainframe is indispensable for logic simulation and photo mask creation.

Manufacturing equipment such as "photo mask exposure", "wafer diffusion", "die encapsulation" and inspection equipment such as LSI testers that inspect integrated circuits after wafer processing and encapsulation must have more complex processing capability according to the rapid enhancement of both the scale of integrated circuits and the precision of photo mask patterns.

The higher the density, the more complex processing power is required. Updates of such equipment are a matter of common practice and the amortization period is becoming shorter and shorter.

Due to such background, if a small number of integrated circuits designed can only be sold, the development costs cannot be recovered.

In order for integrated circuit technology to be applied to actual devices and progressed, an environment in which integrated circuits could be used in large quantities was necessary. Since 1965, the desktop calculator has provided the environment.

At that time, desktop calculators were assembled with TTL (Transistor Transistor Logic) or SSI (Small Scale Integration) with MOS (Metal Oxide Semiconductor) structure and the sales price was several hundred thousand yen. <multiple \$667s (in exchange rate of 150 yen/\$)>

However, one desktop calculator consisted of several LSIs and finally consisted of a single chip LSI by the mid-1970s. The sales price of the desktop calculator had fallen below 10,000 yen. <below \$33 (in exchange rate of 300 yen/\$ in 1975)>

Once the development is completed and the cost spent for the development is recovered, the production cost will be amazingly less if the product can be produced and sold in high volume.

The sales price of the integrated circuit seems to be determined taking into consideration of complex factors such as the yield of each product that depends on the die size and manufacturing process, the package material in use, the richness of integrated functions, the amount of supply to the market, and the existence of competitors.

As equipment becomes less expensive due to the supply of inexpensive integrated circuits, it is natural that the next goal is to provide integrated circuits with higher functions at comparable prices.

By repeating such a favorable cycle, the electronics industry has evolved along with the progress of integrated circuits.

JIEC Seminar

いったん開発が終了し、その開発に要した費用が回収されてしまえば、大量に生産し販売でき る製品であれば、その生産コストは非常に安価なものとなる。集積回路製品の価格は、チップ・ サイズや製造プロセスに依存する製品個々の歩留まり、使用しているパッケージ材料、集積して いる機能の豊富さ、市場への供給量、コンペティタの有無など複雑な要素を勘案して決定されて いるようである。安価な集積回路の供給により装置が低廉化されると、より機能の高い製品を同 程度の価格で提供することが次の目標となってくるのは当然のことである。このような好ましい 循環を繰り返すことにより、集積回路の進歩とともに、電子産業は発展してきた。

2. マイコンの進歩

1972年にインテル社から発表された4ビット・マイコン4004が世界初の製品であると言われて いる。この製品の開発の端緒となったものは電卓用のLSIの開発であったが、その汎用性を高め ようとした結果、本製品が生まれたと言われている。4ビットと称しているとおり、4004が持つ アドレスおよびデータ・バス幅は、いずれも4ビットであり、TTLと同じ16ピンDIL(DUAL IN LINE)パッケージに内蔵されていた。このため、外部メモリからの命令の取り込みやデー タの格納におけるスピードは極端に遅かった。電卓用LSIは当時すでに、ワン・チップ化されて おり、電卓用あるいは同種の専用化された用途に4004のような製品が使用される余地は全くなかっ た。この結果、マイコンは汎用性のあるディジタル処理における製品応用分野で伸長していくこ とになる。

インテル社が発表した最初の8ビット・マイコン8008の開発後,その改良品であり後に8ビッ ト・マイコンの標準品ともいわれる8080が1974年に発表された。しかしながら,8080の命令はユー ザを満足させるほど魅力的なものではなかった。さらに,周辺回路に使用されるTTLに供給する +5 V電源の他に+12Vおよび-5 Vの計三種の電源を必要とした。これは後述するようにLSI 内の論理ゲートに使用されている負荷MOSとしてエンハンスメント型のトランジスタが使用さ れていたからである。当時,MOSトランジスタのスレッショルド電圧(VTH)制御にイオン・ インプランテーション技術が導入されつつある端境期であり,大量に量産すべき8080への適用が間 に合わなかった。

その後、インテル社は8080に外付けせねばならなかったクロック・ジェネレータ8224やシステム・コントローラ8228を不要とし、供給者/需要者の両サイドにおいて量産性を高めた製品として 8085を開発、また、ザイログ社は8080の命令を拡張し、ダイナミックRAMに対するリフレッシュ を有効に行なう機能を内蔵した製品Z80を発表、ようやくユーザが納得できるような8ビット・ マイコンが誕生した。

プリンタ制御やキーボード制御などのように小規模なメモリだけで制御可能な分野に対するマ イコンの応用を容易にするため,ROMやRAMを内蔵したシングルチップ・マイコンが開発され るようになった。インテルの8ビット・マイコン8048はその代表な製品である。4ビットの領域で は、十進演算機能を重視した応用範囲のゆえにシステムそのものが一般に小さいものが多く、マ ルチチップ構成とすることは殆んどない。そのため、シングルチップ・マイコンの独壇場である。 シングルチップ・マイコンはマルチチップ・マイコンと較べて使用者が限定されてしまい,その 品種も多く,さらに,品種間での命令の互換性が殆んどないために,一般に良く知られていない ようであるが,4ビット・シングルチップ・マイコンはマイコンのなかでも最も需要が多く,生 産量が多い。マイコン生産量の60パーセント程度を占める。電卓用LSIで培った信頼性が高くコ ストの安い製品を開発する技術の裏付けによって,特に,日本の集積回路メーカが得意とする分 野である。各社各様の製品が発表されている。

16ビット・マイコンとしては、1978年にインテル社から発表された8086が代表的な製品である といえる。現在、パーソナル・コンピュータの分野では、殆んど総ての製品に使用されている。 64Kバイトのバウンダリにメモリ使用が分割されてしまうことや、命令そのものが8080との互換 性を重んじるあまりに、それほど強力でなかったり、命令の整理が充分になされておらずソフト を書く際の手間が多いなどの理由から、モトローラ社が後になって発表した68000に移行するユー ザもある。ただ、マイコン製品はソフトウェアの開発環境が満足すべきものであるか、利用環境 が豊富であるか否かに依存する面もあり、その製品が持つ機能/性能などハードウェアのみによっ てユーザに受け入れられるわけではないところが興味深い。

3. マイコンの設計手順

マイコン用集積回路の開発は記憶素子の開発などとは異なり,多数のランダム・ロジックを内 蔵していることや,最終的にその製品をシステムに組み込んだときに機能を十二分に発揮できる かどうか,あるいは,ユーザに受け入れられるかを前もって細かく評価せねばならぬなど,設計 の複雑さは非常に高いといえる。一般に,次のような手順を踏む。

- (1) システム設計……集積回路が内蔵する機能仕様をシステム的な見地から検討し、決定する。 ソフトウエア開発環境の増強が必要であれば、ソフトウエア開発ツール、例えば、アセンブラなどの開発を促進する。
- (2) 論理設計……機能仕様を実現する論理回路をゲートレベル若しくは機能ブラックボックス・ レベルで設計する。
- (3) 回路設計……マスクレイアウト設計における容易性を考慮しつつ、トランジスタ・レベル での論理回路を設計する。論理設計とかなりな部分で内容が重複する。
- (4) コンピュータ・シュミレーション……コンピュータに論理回路を記憶させ(接続情報), ある入力パターンを与えたときの出力パターンや内部回路の論理変化をモニタすること により回路動作の良否を判断する。LSIを検査する際に使用するテストパターンを作成 することにも使用する。
- (5) TTLシュミレーション……モックアップとかブレッドボードと呼ぶ。集積回路の内部回路をTTLやCMOS SSIにより実現し、回路動作を把握する。コンピュータ・シュミレーションと比較して、回路動作確認のTATが少なくて済むが、モックアップ自身を正常動作させるに至るまるまでが大変であるという面も併せ持つ。最近では回路規模が大きくなってきたためゲートレベルで総ての回路をシュミレートすることは、ますます、難し

くなってきている。

(6) マスクレイアウト設計……回路図を基にしてトランジスタを配置/配線する。通常,実際のチップサイズの400倍とか1000倍の大きさの図面に,各マスク工程のパターン図を作成する。2.5ミクロンあるいは1ミクロン単位の細かさで設計することになる。最終的にチップの大きさや製造の電気的特性を決定する重要な設計工程である。



図3.1 集積回路の製造工程

- (7) 試作……使用ウェハー処理工程や組み立て工程などの量産時における問題点をたたきだす。
- (8) 検査……LSIテスタで製品の検査ができるようにテストパターンやテストプログラムを作 成する。製品とLSIテスタとのインタフェースをとるため、テストボードやプローブカー ドを作成する。
- (9) 評価……LSIテスタによって製品の電気的特性評価を行ない、その結果を電気的スペック・ シートに反映する。実際のシステム上で動作させ、種々の動作モード上でも正常に動作 することを確認する。











(a) 論理記号および真理値表

(c)n チャネル Si シリコンゲート E/D MOS を用いた場合



図3.4 各種MOSトランジスタ

このように、1個の製品を開発するだけでも相当な手間と時間を必要とする。さらに各工程間 において、緊密な設計結果のフィードバックがなされなければ良い製品は生まれてこない。最近 では、ビルディング・ブロック方式によりマスクレイアウト設計工程を簡略化し、上記(1)から(5) の部分とそれ以降の部分とをシステム設計者側と集積回路設計者側とに分業化するとともに、標 準化によって(6)以降の工程の正規化を行なったゲートアレイが特殊用途向けとして使用されるよ うになってきている。

4. マイコン用LSIのデバイス設計

半導体集積回路に使用されるデバイスは、正孔と電子の2種のキャリアによって電流制御を行 なうトランジスタにより構成するTTLに代表されるようなバイポーラ型と、多数キャリア(Pチャ ンネルMOSならば正孔、NチャンネルMOSならば電子)のみにより電流制御を行なうMOSに 代表されるモノポーラ型に大別できる。製造工程が比較的簡単で集積度を高くすることができ、 低消費電力/低価格などの要因からマイコン用LSIとしてMOS型トランジスタを集積した集積回 路が一般に使用されている。

MOS型トランジスタはドレイ ン、ゲート、ソースの3極によっ て構成され、そのgmはW/L(W : トランジスタのゲート幅, L: ゲート長)に比例する。このこと は即ち、Lを小さくすれば、より 小さなトランジスタによって同じ gmを得ることができることを意味 している。さらに、各ゲート間に は電流負荷は存在せず、容量負荷 しか存在しない。従って, Lが小 さくなればその容量が極端に減少 するため、高速化が期待できる。 しかしながら、Lを小さくするに はマスク関係工程(マスク作成, 目合わせ, 露光, フォトレジスト, エッチングなど)の精度向上,ト ランジスタ性能のバラツキを抑え る方法(VTH制御、ソース・ド レイン間の突き抜け防止やトラン ジスタ領域とそれ以外の領域との 間の分離など) などが確立されね



ばならず、一朝一夕には解決できる問題ではなかった。

1970年当時は10ミクロンのゲート長のトランジスタが使用されていた。VTHの制御はウェハー の不純物濃度やゲートの酸化膜厚(Tox)だけによって制御されていたため約3Vと高く,負荷 MOSにエンハンスメント型トランジスタを使用し,一電源タイプのものでは-24V(Pチャン ネル型)の電源を必要としていたため消費電力が非常に大きかった。

MOS型トランジスタを広汎に量産に供されている要素パラメータ別に分類すると次のように なる。これらを相互に組み合わせることにより、種々なMOS型トランジスタが供給されている。

(1) チャンネル; Pチャンネル, Nチャ

ンネル,相補型(CMOS)。

- (2) ゲート;メタルゲート(アルミ),シリコンゲート。
- (3) トランジスタ動作モード; エンハン スメント型, ディプレッション型。

電卓用LSIはPチャンネル・メタルゲー トE/E(ゲートMOS,負荷MOSともに エンハンスメント型MOS使用)で製造さ れていたが、次第に、E/D型に発展し、 さらに、表示素子として液晶が使用される ようになると低消費電力化のためCMOS (COMPLEMENTARY MOS)構造を採 用するようになる。イオン・インプランテー ション技術はMOSトランジスタのVTH制 御に革命を起こした。この技術の普及によ り、精度良くVTHのシフトができるよう になり、ディプレッション型トランジスタ

になり、ディプレッション型トランジスタ のITDやエンハンスメント型トンジスタ のVTE、CMOSにおけるPチャンネルお よびNチャンネルのトランジスタのVTP、 VTNを自由に調整し用途に合った集積回 路を供給できるようになってきた。この結

t _{ox} , L, W	1 / r
N _A	κ
V	1 / ĸ
Ι	1 / ĸ
$\epsilon A / t$	1 / ĸ
CV / I	1 / ĸ
VI	$1 \diagup \kappa^2$
A	$1 \nearrow \kappa^2$
1/A	κ^2
$V \bullet I \nearrow A$	1
	$1 \angle \kappa^3$
$R = \rho L / W T$	κ
I R / V	κ
RC	1
	κ
R _c	κ^2
Vc	κ
上降下 V_c / V	κ^2
「素子遅れ	κ
	tox, L, W NA V I $\varepsilon A/t$ CV/I VI A 1/A V・I/A R = $\rho L/WT$ IR/V L RC RC RC RC Kc Vc 空降下 Vc/V (素子遅れ

図 3.6 スケーリング則

果,現在では、マイコン用LSIや記憶素子に供給する電源はTTLに供給する電源と同じ+5Vだ けで良いようになっている。

マイコン用LSIには当初から一部の製品を除いてNチャンネル・シリコンゲートE/E若しく はE/Dが使用されてきた。シリコンゲートとすることにより、トランジスタをマスク目合わせ 上、セルフアライメント式に作成できるため、特性のバラツキが軽減できるとともに、ゲート容 量が減少するため高速化が画れることによる。さらに、拡散層/アルミ層に加えてポリシリ層も 配線領域に使用できることから、例えば、電源アルミ配線層の下にもトランジスタを形成するこ

とができるなど、集積密度を大 幅に高めることができることも 大きな利点である。現在、チャ ンネル長が2ミクロンを切る製 品が量産されるようになってき ており,集積度が非常に高くなっ てきている。1個の集積回路の 消費電力が1ワットを超えると 熱抵抗の小さいセラミック・パッ ケージにチップを格納せねばな らなくなる。セラミックを使用 したとしても2-3ワット程度 が限度である。さらに, MOS 型トランジスタは高温になるに つれて、その特性、特にスイッ チングが急速に劣化する。

CMOS構造トランジスタを 使用して論理回路を構成すれば, 電源ラインからグランドへ貫通 する電流パスは,ほんの僅かな 時間のみとなるとともに,信号 レベル変化時におこる容量に対 する充放電による電力消費が主 となるために,消費電力が大き



図 3.9 情報処理装置の構成

く軽減できる。今後,開発されるマイコン用LSIの殆んど総てがCMOSにより製造されていくことになるであろう。

5. マイコンのシステム構成

情報処理装置は演算制御装置を中心として、入力装置、記憶装置により構成される。身近にあ る電卓を例にとれば、入力装置がキーボード、出力装置が液晶や蛍光表示管などの表示装置、演 算制御/記憶部はLSI自身に内蔵されてしまっている。さらにキー走査用の信号やキーからの信 号の入力、蛍光表示管走査信号あるいはドライバまでオンチップ化されているのでユーザは単に、 キーボードと蛍光表示管だけを電卓用LSIに接続するだけでよい。

マイコンを使用したシステムにおいて、上述した各装置は次のような分類ができるであろう。

(1) 入力装置……キーボード、データ・タブレット、マウス、ライトペン、紙テープ・リーダ、
 通信回線など。

- (2) 出力装置……CRT, 液晶, プラズマ・ディスプレイなどの表示機器, プリンタ, 紙テープ・ パンチャ, 通信回線など。
- (3) 記憶装置……ROM, RAMなどの主記憶, フロッピーディスク, ハードディスク, MTなどの補助記憶。
- (4) 演算制御装置……マイクロプロセッサ,浮動小数点演算器,DMA制御,割込制御など。 本稿では,上記各装置制御に関するマイコン用LSIの実際について,
- (1) マイクロプロセッサ
- (2) マイクロコンピュータ
- (3) 周辺コントローラ

について、具体例をもとにしつつ、順次、説明を加えていくことにする。

これらのLSIは周辺回路を構成するTTLとの入出力インタフェースを直接行なえるように、その電気的スペックが決定されている。

6. マイクロプロセッサ用LSI

外部記憶装置や周辺 機器との間でデータの やりとりを行なうため に,マイクロプロセッ サは次の3種のバス信 号を入出力することが できるようになってい る。

- (1) アドレスバス
- (2) データバス
- (3) 制御バス

通常,データバス幅 によってプロセッサの ビット数を定義してい るが,プロセッサ内部 のデータバス幅,ある いは,アキュムレータ のビット数による場合 もある。例えば,イン テル社の16ビットマイコ ン8086の外部バス幅を 8ビットに狭めた製品





図 3.10 TTLコンパチビリティー



図 3.11 Z80における命令フェッチ

8088は一般に8ビット・ マイコンと称しており, モトローラ社の16ビッ ト・マイコン68000は 32ビット・マイコンと 呼ばれることがある。

マイコン・アーキテ クチュアの流れは大き く分けて、インテル系 とモトローラ系とがあ る。インテル系の場合, 3ないし4クロックで 記憶素子や周辺制御素 子との間でのデータの アクセスを終了するが. モトローラ系の場合は 1クロックで終了する。 即ち、クロックの高レ ベル時にアドレスを出 力し、低レベル時にデー タを取り込む。このタ イミングを判別させる ために, CPUに供給 するクロックが周辺制 御素子へも供給される ことになる。モトロー ラ系のCPUはクロッ ク周波数が低いにも拘 らず処理速度が速いよ うな錯覚を与えるのは、 この違いによる。

マイコンの命令サイ クルは,次の4種の動 作で構成される。

(1) 命令の取り込み
 (フェッチ)
 (2) 命令の実行(エ



図 3.14 とのしにおける 1/0命令とウエイト

クゼキュート)

- (3) データの取り込み(リード)
- (4) 処理結果の格納(ストア)

まず, ROMなどに 格納されている命令コー ドを読み取り、命令を 解釈し実行する。マイ コン内部のレジスタに その処理結果が格納さ れるのであれば、(1)、 (2)だけで命令サイクル を終了する。データを RAMなどの外部記憶 から読み出して使用し たり、結果をRAMに もどす場合には、(3)お よび(4)のサイクル(リー ド/ライト動作)が追 加実行される。

Z80では、フェッチ に4クロックを割り当 てているが実際に命令 コード読み出し動作を 実行しているのは、こ の命令サイクルの初め の2クロックだけであ る。次の2クロックは, 主記憶としてダイナミッ クRAMを使用した場 合に有効性を発揮する メモリ・リフレッシュ・ サイクルが挿入される。 エクゼキュートに要す る時間は命令によって 異なる。結果のストア は3クロックである。 命令フェッチ2クロッ



ク,ストア3クロックと違いがある ところがメモリ・インタフェースに おける Z 80の弱点である。このよう に,外部メモリに対する読み出し/ 書き込みのサイクルが異なるため, Z 80に供給するクロック周波数が高 くなると,一般に使用されるダイナ ミックRAMのサイクルタイムを満 足しえなくなり,ウエイト・サイク ルを挿入してメモリサイクルを引き 延ばしてやる必要がでてくる。

マイコンは一般にウエイト動作機 能を持っている。メモリ・アクセス・ サイクルの途中(正確には,最終ス テートの開始時)で,ウエイト要 求信号(WAITとかREADY)を 受け取り,マイコンはそのときのア ドレス/データ/制御バスの状態を 保持する。マイコンが独自に規定し ているメモリ・サイクル内でデータ の転送が実行できないような場合に, RQ/GT ウエイト要求信号が発生するように 装置設計をする。Z80では,上記し たようなウエイト・サイクルの挿入



を容易とするために、特に、命令フェッチ時のタイミングであることを示す信号M1を出力して いる。一般に、リードやライトの信号が出力されている期間でウエイト状態に入り、ウエイトが 解除されるまでリードやライト信号は能動状態(通常、低レベル)を保っている。リード時には、 リード信号の低レベルの最終データをマイコンが読み込むことになるので、常に、この種のウエ イトは有効であるが、ライト時のウエイト動作に多少、問題を残している。スタティックRAM の場合にはライト信号の立ち上がりエッジで書き込みを実行するので問題はないが、ダイナミッ クRAMの場合には、立ち下がりエッジでデータを書き込むスペックになっている。このため、 いくらウエイトを挿入しても、立ち下がりエッジを遅らせることはできないので、ライト信号を 外部回路によって遅延させるなどのなんらかの処置が必要となる。

さらに、ダイレクト・メモリ・アクセス (DMA) を行なったり、他のマイコンに制御を渡す などの目的で、アドレス/データ/制御のバスをフローティング状態に移行する動作を行なうこ とができる。命令実行サイクルの最終マシン・サイクルの最終ステート開始時に、ホールド要求 信号 (HOLD とか BUS REQUEST) を受け取ると、ホールド承認信号 (HOLD ACKNOWL-



直接アドレス指定



OP コード mod r/m ディスプレースメント

SI

DI

レジスタ 間接アドレス指定



ペース アドレス指定



ペース インデックス アドレス指定



(+)

- 実効アドレス









レス指定

OP = - F

R/M MOD	00	01	10
000	(BX)+(SI)	(BX)+(SI)+disp 8	(BX)+(SI)+disp 16
001	(BX)+(DI)	(BX) + (DI) + disp 8	(BX) + (DI) + disp 16
010	(BP)+(SI)	(BP)+(SI)+disp 8	(BP)+(SI)+disp 16
011	(BP)+(DI)	(BP)+(DI)+disp 8	(BP)+(DI)+disp 16
100	(SI)	(SI)+disp 8	(SI)+disp 16
101	(DI)	(DI)+disp 8	(DI)+disp 16
110	ダイレクト アドレス	(BP)+disp 8	(BP)+disp 16
111	(BX)	(BX)+disp 8	(BX)+disp 16

図3.21 8086のアドレッシング

EDGE)を出力するとともに、自分自身のバス出力信号をフローティング状態とし、他の装置か ら出力されるバス信号との衝突(BUS CONTENSION)を避けるようにした後、処理などを他 の装置に引き渡す。通常、後述するDMAコントローラを使用して周辺制御回路を削減している。 8086のマクシマム・モードでは、I/Oプロセッサ8089の浮動小数点演算プロセッサ8087などの コ・プロセッサ間とのインタフェースをより効率的なものとするため、REQUEST/GRANT端 子を相互に結線することにより、処理の受渡しを実行している。

また、割込要求信号を受けつけることもできる。割込要求信号には、プログラムによってマス

ニモニック	機能	ニモニック	機能
AAA	ASCII Adjust for Addition	IRET	Interrupt Return
AAD	ASCII Adjust for Division	10	Jump on Above
AAM	ASCII Adjust for Multiplication	IAF	Jump on Above or Equal
AAS	ASCII Adjust for Subtraction	JB	Jump on Below
ADC	Add with Carry	JBE	Jump on Below or Equal
ADD	Add	JCXZ	Jump on CX Zero
AND	And	JE	Jump on Equal
0.411		JG	Jump on Greater
CALL		JGE	Jump on Greater or Equal
CBW	Convert Byte to Word	JL	Jump on Less
	Clear Carry	JLE	Jump on Less or Equal
	Clear Direction	JMP	Jump
	Clear Interrupt	JNA	Jump on Not Above
	Complement Carry	JNAE	Jump on Not Above or Equal
CMPD	Compare	JNB	Jump on Not Below
	Compare Byte (of string)	JNBE	Jump on Not Below or Equal
	Compare Word (of string)	JNE	Jump on Not Equal
	Convert Word to Double Word	JNG	Jump on Not Greater
DAA	Decimal Adjust for Addition	JNGE	Jump on Not Greater or Equal
DAS	Decimal Adjust for Subtraction	JNL	Jump on Not Less
DEC	Decrement	JNLE	Jump on Not Less or Equal
DIV	Divide	JNO	Jump on Not Overflow
FSC	Escape	JNP	Jump on Not Parity
		JNS	Jump on Not Sign
HLT	Halt	JNZ	Jump on Not Zero
IDIV	Integer Divide	OL	Jump on Overflow
IMUL	Integer Multiply	JP	Jump on Parity
IN	Input	JPE	Jump on Parity Even
INC	Increment	JPO	Jump on Parity Odd
INT	Interrupt	JS	Jump on Sign
INTO	Interrupt on Overflow	JZ	Jump on Zero
LAHF	Load AH with Flags	RCL	Rotate through Carry Left
LDS	Load Pointer into DS	RCR	Rotate through Carry Right
LEA	Load Effective Address	REP	Repeat
LES	Load Pointer into ES	RET	Return
LOCK	Lock Eus	ROL	Rotate Left
LODS	Load String	ROR	Rotate Right
LOOP	Loop	SAHE	Store AH into Flage
LOOPE	Loop While Equal	SAL	Shift Arithmetic Left
LOOPNE	Loop While Not Equal	SAR	Shift Arithmetic Right
LOOPNZ	Loop While Not Zero	SBB	Subtract with Borrow
LOOPZ	Loop While Zero	SCAS	Scan String
MOV	Move	SHL	Shift Left
MOVS	Move string	SHR	Shift Right
MUL	Multiply	STC	Set Carry
NFG	Negate	STD	Set Direction
NOP	No operation	STI	Set Interrupt
NOT	Not	STOS	Store String
		SUB	Subtract
UR	Or	TEST	Test
001	Output		
POP	Рор	WAIT	Wait
POPF	Pop Flags	XCHG	Exchange
PUSH	Push	XLAT	Translate
PUSHF	Push Flags	XOR	Exclusive Or

図3.22 8086の命令一覧表

クできるものとできないもの(ノンマスカブル)の2種ある。要求信号は、上述したホールド要 求と同様に、命令実行サイクルの最終ステートの開始時に、その発生の有無を検出される。ノン マスカブル割込要求の場合には、次に、マイコンは割込ベクタなどを取り込む命令サイクル(IN-TERRUPT ACKNOWLEDGE)に入る。この割込制御についても、後述するような割込コン トローラが一般に使用される。このような外部機器からの割込の他に、ソフトウェア自身によっ て発生できる割込(Z80におけるRST;リスタート命令、8086におけるINT命令)や内部要因に 起因(例えば、8086におけるDIVISION BY ZERO)する割込もある。これらの割込はマス クの状態に依存しない。ソフトウェア割込は、命令バイト長が少なくて済み、プログラム・カウ ンタがどのメモリ領域にあっても使用可能な簡易的サブルーチン・コール命令として使用される 場合が多い。

一般に,種々のアドレッシング方法を持っているが,次の3種に要約できる。

- (1) 直接アドレッシング
- (2) 間接アドレッシング
- (3) 相対アドレッシング

アドレスの対象となるものは、命令実行番地を格納するプログラム・カウンタの内容、即ち、 命令実行番地の選択に関するものと、処理すべきデータが格納されている番地の選択に関するも のの2通りがある。直接アドレッシングでは、命令コードのなかに、ジャンプ先の絶対アドレス や即値データ(IMMEDIATE DATA)が付随している。間接や相対アドレッシングには、色々 なバリエーションがある。即値データが指す番地、レジスタが指す番地、さらに、ディスプレー メント演算が含まれる場合もある。即値データの場合のみを取り上げると、間接アドレッシング では、即値データが示す番地や指定されたレジスタに格納されているデータが実行データとして 採用される。相対アドレッシングでは、即値データやレジスタ内容はアドレス変位を示すデータ として使用され、現在アドレスとの間で演算され、結果が採用される。相対や間接アドレッシン グのみによってプログラムが書ければ、そのプログラムをどのアドレスに再配置しても実行でき る(リロケータブル)ことになる。

実行できる命令は次のように分類できる。

- (1) 算術演算命令
- (2) 論理演算命令
- (3) 転送/シフト/回転命令
- (4) 分岐/コール/ジャンプ命令
- (5) その他のプロセッサ制御命令

1個の演算器は2種のデータを受けつけることができる。即ち,S1+S2→D(ここで,SはSOURCE,DはDESTINATION)の如くな演算が可能である。ところが通常のマイコンの内部バスは次のような理由から,1バス構成を採用している。データの並列読み出し/書き込みができるように内蔵レジスタを高速アクセス可能なレジスタ・ファイル構成とし,2バス構成や3バス構成とすれば,データ処理時間を減少することができるが,配線領域が増大しチップ面積が大きくなったり,消費電力が増大する。さらに,並列アクセス可能なレジスタの種類が限定さ

れるなどの命令アーキ テクチュア上に問題が でてくる。このため, 通常のマイコンは1バ ス構成とし, 内蔵レジ スタはRAM構造とし ている。その結果、一 般に, 上記S1とDと は同一のレジスタなど に格納されているデー タが参照されることと なる。データとしては マイコンが内蔵してい るレジスタやメモリ, I/O (INPUT/OUT PUT DEVICE)の内 容が参照される。Dと S2とは次のような組 み合わせで使用できる。 ブロック転送命令やス トリング命令などの特 殊命令では、メモリ-メモリ間の転送も選択 できる。

レジスタ(D)
 レジスタ(S2)
 (2) レジスタ(D)
 メモリ (S2)
 (3) メモリ (D)
 レジスタ(S2)
 マイコンの機能を補助する種々なコントロー
 ラなどをメモリとして
 ではなく、I/Oとして
 アドレスをマッピング
 することもできるのが
 一般的である。I/O



図 3.24 8086端子接続図およびブロック図

としてマップしたとき,データのアク セスは入出力命令(INとかOUT)によ り行ない,最大256種程度のポート・ アドレスによって弁別する。

サブルーチンをコールする際には, サブルーチンでの処理終了後,もとの 処理の流れに復帰できるように,あら かじめ,戻り番地を記憶しておく必要 がある。マルチチップ・マイコンでは, ある程度大きなメモリ実装領域を通常 持っているので,戻り番地格納領域 (スタック領域)をメモリ内に確保し



ておき、コール命令時には、そのときのスタック・ポインタが指しているアドレスに戻り番地を 格納し、サブルーチンの最後に位置させるリターン命令によって、その戻り番地をプログラム・ カウンタに引き戻す。データを一時的に退避(セーブ)するために、この領域を使用することも できる。PUSH/POPなどの命令により実行する。このスタック領域のデータの出し入れは、最



図3.26 8086パイプライン処理

マシンサイ クル	M 1				M ₂ M ₃		M4		M ₅									
クロックサ イクル	T ₁	T_2	T ₃	T_4	T_5	T_6	T_1	T_2	T_3	T_1	T_2	T_3	T_1	T_2	T_3	T_1	T_2	T_3
マシンサイ クルのタイ プ		命令	- <i>–</i>	ドフェ	ッチ		メモ	リリ	ード	メモ	:リリ	ード	メモ	リラ	イト	メモ	リラ	イト
アドレスバ	PC の内容で命令の				PC 令の	+1 第2 を指	で命 バイ す	PC 令の	+2 第3 を指	で命 バイ す	SP ドレ ック	-1 スで メモ	のアタリ	SP ドレ ック	-2 スで メモ	のアタリ		
ス	第1バイト目を指す				1 1	C 18	,		1 6 18	9	指す		,	指す	-´ `) 2		
データバス		CAL	,L命	令の:	コード		ダイドレ	レクマスのト	トア 下位	ダイドレバイ	レク シスの ト	トア 上位	退避 +3 イト	するの上	PC 位バ	退避 +3 イト	する の下	PC 位バ

PC:プログラムカウンタ SP:スタックポインタ

図3.27 8085マシンサイクル例

後に入力したデータが 最初に出力されてくる LIFO(LAST-IN FIR-ST-OUT)形式となっ ている。最初に入力し たデータを最初に出力 する形式を持つスタッ クをFIFO(FIRST-IN FIRST-OUT)と呼んで いる。後述する8086に 搭載されている命令キ ュー・バッファはこの タイプのスタック・レ ジスタである。







演算命令などを実行した 結果を基にして条件判定が 容易に行なえるように,ア キュムレータの状態などを 記憶するフラグ・レジスタ を持っている。頻繁に条件



判断に使用されるフラグは演算結果がゼロであったことを示すゼロフラグとキャリーやボローが 発生したことを示すキャリーフラグである。実際に制御プログラムを書く場合には、どのような 命令を実行させた場合には、どのフラグの内容が変化するのかを、理解しておくとジャンプ命令 を極力減らした効果の良いプログラムを設計できるようになる。

プログラムの流れの状態をレジスタに記憶させておいて、プログラムの分岐を制御させるよう なとき、次のような2種の方法が使用される。

- (1) コード化したフラグ
- (2) ビット毎に独立なフラグ

(1)は1個の判断を行なうのに何種類もの状態が存在する場合に有効であり、(2)は1か0かの状態しかない単純な場合に使用される。ビットフラグの設定や判定を容易に行なえるように、ビット・マニピュレーションといえるほどのものではないが、ビット制御命令を持っている。

プログラムの分岐は、これらのフラグの状態を判断して分岐先アドレスへジャンプする場合と、 次の命令をスキップする形を取る場合との2種ある。後者は後述するシングルチップ・マイコン で使用されることがある。

以下、インテル社の16ビット・マイコン8086を例にとって説明する。

チップ内を BIU (BUS INTERFACE UNIT) と EU (EXECUTION UNIT) とに大きく分け て設計を別々に行なったとされている。6バイトの命令キューを持っており、メモリのアクセ スに空き時間が生じたことを判断して、命令キューの中に命令を順次スタックしていくことに より、パイプライン処理を可能にしている。このため、バスの使用効率を非常に高くすることが できる。しかしながら、1系統の命令キューしか持たぬため、命令の分岐が生じた場合にはこの 命令キューは何の役にも立たなくなる。

8ビット・マイクロプロセッサとのソース・レベルでの命令互換性を保つため、レジスタ構成 は類似なものとしている。アドレスを拡張するため、4種のセグメント・レジスタが用意されて いる。実際にメモリに供給される物理アドレスは16ビットのオフセット・アドレスとセグメント・ レジスタとの演算結果として与えられる。この結果、64Kバイトのアドレス空間の中だけであれ ば、1Mバイト中の任意のアドレスを指すことができるが、64Kバイトを超える場合には、セグ メント・レジスタの内容を書き換えねばならない。

64Kバイトを超えるような大きなプログラムやデータを取り扱う場合に、この64Kバイトの境 界制約はプログラマーにとって大きな負担となる。また、使用する命令によって、参照されるセ グメント・レジスタの種類が暗黙的に変更されることもプログラマーを悩ます。任意にその種類 を決定したいのであれば、セグメント・オーバーライド・プリフィックスを使用する逃げ道は作っ てあるが、そのたびに設定しなおすのでは、プログラムや実行時間が長くなってしまう。

8086は種々なアドレッシングが可能であるが、その実効アドレス(EA)の形成にかなりな時間が費やされることに注意しなければならない。この時間を削減することができれば、処理能力が向上することは間違いない。

バイトのアドレスをバスに出力する。メモリ・アドレス信号A0および制御信号BHE/(BUS HIGH ENABLE)をメモリ・バンク選択に使用することにより、ローバイト、ハイバイト、同

ーワードアドレス内のワード,異なった ワードアドレスにまたがったワードのす べてのデータ形式のアクセスが可能であ る。但し,ワード間にまたがったデータ の場合には,当然のことながら,メモリ・ アクセスを2回必要とする。ワードのデー タを大量に扱うような場合は,特に,デー タの格納開始アドレスを偶数番地に意識 的に設定しておかないと処理時間が遅く なる。モトローラの68000の場合には, このようなデータはアセンブル・エラー として,はじきだすようにしている。

8086は、DMA転送などを司どるI/O プロセッサ8089や浮動小数点演算などを 高速に実行するプロセッサ8087との組み 合わせでシステムを構成することができ る。8086のミニマム・モードにおいて、 ホールド要求/承認信号用として使用さ れていた端子をマクシマム・モードでは、 8086とコ・プロセッサ間での処理の受渡 し制御用として使用する。コ・プロセッ サは8086と同じタイミングで命令を解読 しており、自身が実行せねばならない命 令に出会うと8086に対してバス要求を出 す。次に、8086がグラント信号をコ・プ



ロセッサに返した後は、コ・プロセッサがバスの制御権を握り、処理が終了するとバス・リリー ス信号を8086に送る。1個のチップ内にコ・プロセッサとしての機能を総て集積してしまうこと ができるならば、このようなチップ構成とする必要性はない。ワン・チップ化ができないときの チップ分割の1つの手法であると言ったほうがよい。

メモリアドレス指定	EA (クロック数)
直接16ビットオフセットアドレス	6
ベースまたはインデックスレジスタによる間接	5
ディスプレースメントを伴ったベースまたはインデックスレジスタによる間接	9
インデックスレジスタとベースレジスタとの和による間接	7または8
ディスプレースメントを伴ったベースレジスタとインデックスレジスタとの和	11または12
による間接	

図3.34 8086のアドレス演算時間



奇数アドレス語の転送





AD14	d 2		39	o AD15
AD13	d 3		38	D A16/S3
AD12	d 4		37	A17/S4
AD11	d 5		36	A 18/S5
AD10	d 6		35	D A19/S6
AD 9	d 7		34	BHE/S7
AD 8	d 8		33	p RQ/GT1
AD7	d 9	8087	32	D INT
AD 6	d 10		31	DRQ/GTO
AD 5	d 11		30	D NC
AD4	d 12		29	D NC
AD 3	d 13		28	p S2
AD 2	d 14		27	p S1
AD1	d 15		26	p S0
AD 0	d 16		25	D QS0
NC	Q 17		24	p QS1
NC	d 18		23	D BUSY
CLK	d 19		22	P READY
GND	d 20		21	RESET
				-

40 0 Vcc

GND **d**1

図3.36 8087端子接続図および接続法

8087はエスケープ命令(ESC)を常時,監視している。種々のデータ型による種々な演算を 高速に実行するハードウェアを内蔵している。



図3.37 リクエスト/グラント

デ	-	Ŗ	形
ア	-	2	IU

データ形	ビット数	有効桁数 (10 進)	表現可能範囲(10進)
語 整 数	16	4	$-32768 \le X \le +32767$
短整数	32	9	$-2 \times 10^9 \le \mathbf{X} \le +2 \times 10^9$
長 整 数	64	18	$-9 \times 10^{18} \le X \le +9 \times 10^{18}$
10 進 数	80	18	-99…99≤X≤+99…99(18 桁)
単精度実数	32	6-7	8. $43 \times 10^{-37} \le X \le 3.37 \times 10^{38}$
倍精度実数	64	15-16	$4.19 \times 10^{-307} \le X \le 1.67 \times 10^{308}$
内 部 実 数	80	19	$3.4 \times 10^{-4932} \le X \le 1.2 \times 10^{4932}$

1101 1××× mod ××× r/m disp-low disp-high

ESC 命令 (×はドントケアを表す)

1101 1000 mod 001 r/m disp-low disp-high

ESC命令を使った FMUL 命令

種 類	命 令
データ転送 算術演算	置数,格納,交換 加算,減算,乗算,除算,逆減算,逆除算,平方根,スケール,剰余,整数 化,サイン変更,絶対値,実数分解
比 較 演 算 関 数 演 算	比較,エグザミン,テスト 正接,逆正接,2 ^x -1,Y·log ₂ (X+1),Y·log ₂ X
定 数 フコセッサ制御	0, 1, π, log1c2, log.2, log210, log2e コントロール語転送, ステイタス語転送, 割込み禁止/解除, 初期化, 例外 フラグクリヤ

図3.38 8087データ型/命令

7. マイクロコンピュータ用LSI

8ビット・シングルチップ・マイコンのアーキテクチュアの原型は8080にあるが、4ビットの 場合は電卓にある。いずれも、集積されているROMやRAMの容量に限度があることから、でき る限り少ないプログラム・ステップで多くの処理ができるようにし、また、周辺機器の制御機能 をできる限りオンチップ化する目的を持つため、マルチチップ・マイコンとは異なった、次のよ うな特徴を持っている。

- (1) 命令語長や命令実行時間の短縮
- (2) クロック発振器、タイマー、イベント・カウンタ、シリアルI/O、アナログ/ディジタル (A/D)変換器、入出力パラレル・ポート、蛍光表示管(VFD; VACUUM FLUORES-CENT DISPLAY/発光

ダイオード(LED; LIG-HT EMTTING DIODE) /液晶(LCD; LIQUID CRYSTAL DISPLAY) などの表示コントローラ /ドライバなどのオンチ ップ化

(3) 外部メモリ拡張機能 内蔵しているROMやRAM の容量が小さいことから直接 アドレッシングを用いても, 8048の場合,最大2バイトで 命令を表現できる。ジャンプ 命令や即値データを必要とす る命令を除くと、他の命令は 1バイトで構成している。発 振周波数をチップ内で3分周 した2相クロックによって内 部論理回路を動作させている。 内部クロック5クロックで1 命令サイクルを形成しており、 最大2サイクルで1個の命令 の実行を終了する。12MHz のクロックを供給していても 内部の論理回路は,実際には, その1/3の周波数で動作して



タイマ/イベント・カウンタの構成



図 3.40 タイマー/イベント・カウンタ構成図

いる。8086の場合には,		Mnemonic	Description	Bytes	Cycle
		ADD A,R	Add register to A	1	1
供給したクロックと同		ADD A,@R	Add data memory to A	1	1
じ周波数の2相クロッ		ADD A,#data	Add immediate to A	2	2
りた山如不改仕と山谷		ADDC A,R	Add register with carry	1	1
クを内部で発生させ論		ADDC A,@R	Add data memory with carry	1	1
理回路を動作させてい		ADDC A,#data	Add immediate with carry	2	2
スので 9 MUa 坦枚		ANL A,R	And register to A	1	1
るので、のMINZ規格		ANL A, CR	And data memory to A	1	1
品の内部論理回路は8		ORL A R	Or register to Δ	1	1
MHaで動作している	or	ORL A.@R	Or data memory to A	1	1
	lat	ORL A,#data	Or immediate to A	2	2
フラグ・レジスタの	nm	XRL A,R	Exclusive Or register to A	1	1
内容の状態を基にジャ	ccu	XRL A,@R	Exclusive or data memory to A	1	1
ンプオスかどうかを泣	A	XRL A,#data	Exclusive or immediate to A	2	2
		DEC A	Decrement A	1	1
めるコンディショナル・		CLR A	Clear A	1	1
ジャンプは、命令語の		CPL A	Complement A	1	1
		DA A	Decimal Adjust A	1	1
なかに、もともとシャ		SWAP A	Swap nibbles of A	1	1
ンプ先アドレスを記述		RL A	Rotate A left	1	1
ナス如ハナムノブルス		RLC A	Rotate A left through carry	1	1
9 る部分を含んでいる		RR A	Rotate A right	1	1
ため,命令を構成する		IN A P	Input port to A	1	$\frac{1}{2}$
バイト数が多い。また		OUTL P, A	Output A to port	1	2
		ANL P,#data	And immediate to port	2	2
条件判断の種類が多く	ut	ORL P,#data	Or immediate to BUS	2	2
なってくると、他の命	utp	INS A,BUS	Input BUS to A	1	2
	$^{\circ}$	OUTL BUS, A	Output A to BUS	1	2
行のパリエーションを	ut	ANL BUS, #data	And immediate to BUS	2	2
増加しにくくなってく	duj	MOVD A P	Input Expander port to A	1	2
ろ、ジェンプ会会やサ		MOVD P.A	Output A to Expander port	1	2
		ANLD P.A	And A to Expander port	1	2
ブルーチン・コール命		ORLD P,A	Or A to Expander port	1	2
会は、通営のプログラ	ers	INC R	Increment register	1	1
	gist	INC @R	Increment data memory	1	1
ムでの使用頻度が非常	Re	DEC R	Decrement register	1	
に高いことは重要なこ		JMP addr	Jump unconditional	2	2
トズナス アのための		DINZ Baddr	Decrement register and skip	2	2
$\mathcal{L}(\mathcal{A}\mathcal{A})$		JC addr	Jump on Carry =1	2	2
バイト命令ではなく1		JNC addr	Jump on Carry $= 0$	2	2
バイト命令でジャンプ		J Z addr	Jump on A Zero	2	2
めっ、小が中に云され	ch	JNZ addr	Jump on A not Zero	2	2
やコールが夫们でされ	an	JTU addr	Jump on T0 = 1	2	2
ば,効率の良いプログ	Br	JT1 addr	Jump on $T1 = 1$	2	2
ラムが書けることにな		JNT1 addr	Jump on $T1 = 0$	2	2
て てのため 種々な		JF0 addr	Jump on $F0 = 1$	2	2
る。このため、悝々な		JF1 addr	Jump on $F1 = 1$	2	2
試みがなされている。		JTF addr	Jump on timer flag	2	2
ジャンプ命会は無冬		JINI addr JIRh addr	Jump on A commutator Pit	2	2
		JUUS AUUI		4	
件シャンプのみにして			凶 3.41 8048の命令の一部		

しまい、命令語の組み	スタート→	MVI	A, 0	;	A← 0
合わせ数を節約し,条		MVI	A, 1	;	NOP(7 CLOCKS), $L 1 = 1$
件判断は命令実行時毎		MVI	A, 2	;	NOP(7 CLOCKS), $L 1 = 1$
に行なって、条件がと		MVI	L, 0AH	;	L←0 AH
れた場合には次の命令		MVI	L, 0 B H	;	NOP(7 CLOCKS), $L 0 = 1$
をノー・オペレーショ	割込み →	MVI	L, 0 C H	;	NOP(7 CLOCKS), $L 0 = 1$
ンとして取り扱い,ス		LXI	H, 00H	;	NOP(10CLOCKS), $L 0 = 1$
キップする方法を採る			図 3.42 縦	漬命	수
マイコンもある。さら					

に、この方法を発展させたものとして縦積み命令と称する命令を持つものもある。アキュムレー タへの即値データのロード命令など特殊な命令に限定し、その命令が連続してプログラムされ いる場合には、一番初めの命令だけを正常に実行した後は、連続する同種命令はスキップし実行し ない。異なった値を同一のレジスタにロードしたい場合に、不要なジャンプ命令を取り除くこと ができ有効である。さらに、1バイトでプログラムできるコール命令が実行できるようになって いる品種もある。前もって予約されているレジスタ領域にコール先のアドレスを格納しておき、 コール命令実行時には、そのアドレス・テーブルを参照するようにしている。命令実行時間は多 少増加するが、プログラム語数はかなり削減できる。

命令実行時間を速めるために、サブルーチン・コール時のアドレスやデータのスタックのため に専用のレジスタ(スタック・レジスタや裏返しレジスタ;ALTERNATE REGISTOR)を 内蔵したり、内蔵レジスタのアドレスは専用のデータ・ポインタによって行なわせたりする。

タイマーやイベント・カウンタなどは当然のことながら、カウント・パルス源の選択ができる。 また、カウント周波数が高い場合にはカウンタの前段にプリ・スケーラを挿入してカウント動作 に入ることもできる。また、モデューロ・レジスタに値を設定し、モデューロ計数を行なうこと もできる。シリアルI/Oは他の制御機器との間でのデータのやりとりをする目的で使用される。 LCDコントローラなどは、このシリアルI/Oを介してシングルチップ・マイコンに接続される。

英数字を表示するには、セグメントに分割された表示素子を一般に使用する。点灯するセグメ ントの組み合わせによって個々の英数字を表現する。英数字の桁毎にデコータやドライバを配置 するスタティック点灯の方法は殆ど用いられない。点灯する桁を動的にスキャンしていくダイナ ミック点灯が一般的である。蛍光表示管も発光ダイオードも点灯方式は同じである。スキャンを していく桁信号とその桁の表示セグメントに合致するセグメント信号とをタイミングよく表示素 子に供給してやる。但し、桁間での表示の〔にじみ〕をなくすため、桁信号に表示消去信号を挿 入する必要がある。液晶は寿命などの関係からダイナミック駆動が必須である。液晶は同じ状態 に留ることがないように、電位を均等に変化させ、かき混ぜる必要がある。このため、駆動法が 若干異なる。コモン信号とセグメント信号は互いに逆相であって、常に信号レベルは変化してい る。電圧3分割法では、非点灯時には1/3の電圧変化、点灯時には1の電圧変化が液晶に与えら れるようにする。英数字の表示だけであれば、コモン信号4本で表現可能である。従って、シン グルチップ・マイコンが持っている端子数だけで12桁程度の英数字であれば直接ドライブができ る。セグメントではなくドットに分割した液晶パネルをグラフィックス表示用として使用することもできるようになってきた。シングルチップ・マイコンのみによって制御することは、端子数の関係からできない。行/列両方向に多数のドライバをふんだんに使用することになる。1/100 デューティ、電圧 6 分割法を用いて、640×200ドット程度の白黒表示が可能になってきている。



図3.43 液晶ドライブ例

ユーザが開発したプログラムは最終的にチップ上のROMに焼きつけられることになるが、新 しくフォトマスクを作成するため、開発費用がユーザ負担となる。使用数量が少ないと、製品価 格を上昇させる主因となる。そこで、消去可能ROM(EPROM; ERASABLE PROGRAMM-ABLE READ ONLY MEMORY)をオンチップ化したり、一般に市販されているEPROM をシングルチップ・マ

イコンの表面に取りつ けた端子に直接接続し たりできるようになっ た製品も開発されてい る。

プログラムをROM 化するということは,



チップ上にあらかじめレイア ウトされているROMのアド レス・デコーダ部を除いたメ モリ部分のトランジスタ位置 を変更することに相当する。 LSIメーカとしては、できる だけ少ないフォトマスク変更 で済ませたいし、マスク変更 が必要となる工程は出来るだ け最後に近い工程とし、製品 受注から出荷までのTAT



(TURN AROUND TIME)を早めたいなどの理由か ら色々な方法が考えられている。マスク工程の早い順番 に並べると次のようになる。

- (1) 拡散層切り換え
- (2) イオン注入切り換え
- (3) コンタクト切り換え
- (4) 出力アルミ切り換え

マスク・レイアウト上,メモリ部分の面積を小さくで きるのは,(1)と(2)である。どの方法を採るかはLSIメー カのポリシーに依存する。



図 3.46 アルミ切り換え

8. 周辺コントローラLSI

CPUの機能を補助し、周辺装置を制御する目的で種々の周辺コントローラLSIが開発されてきた。CPUと、これらのLSIとの間のデータのやりとりや、動作設定指示などの伝達方法には次のような方法がある。

- (1) コマンド/パラメータ方式
 - (A) FIFOバッファなし
 - (B) FIFOバッファあり
- (2) トークン方式
- (3) コ・プロセッサ方式
- (4) 直接アドレス方式

(1)-(A)はインテル社が開発した周辺コントローラLSIで採用されている一般的なインタフェース法である。コマンドによって動作指示をし、続いて送出する複数のパラメータによって、動作を決定する。コマンドとパラメータとを弁別するために、アドレス端子を必要とするためDMA転送によってコマンド/パラメータを設定できなくなるのが難点である。(1)-(B)は日本電気のグ

ラフィックス・ディス プレイ・コントローラ μPD7220で初めて採用 された。CPU側とコン トローラ側での処理速 度の調整をするために 有効である。(2)は(1)と 異なり、アドレス端子 を必要としない。(1)の コマンドに相当するトー クンが、パラメータに 相当するデータをサン ドイッチにした形で送 出される。コントロー ラをリセットした後, 初めて送出される情報 がトークンであるとの 判別をしている。この ため, マルチ・タスク において、トークン/



図 3.47 周辺コントローラLSIの例

データの位置関係が崩されると正常動作に復帰することができなくなることがある。トークンを付随させねばデータの転送ができないので、転送語数が増加する欠点を持つ。(3)はインテル社のコ・ プロセッサで使用されている方法である。前述したように、特殊なインタフェース法を採るので、 インタフェースできるCPUは限定されてしまう。(4)はコントローラが内蔵しているレジスタをC PU上にマップし直接アクセスする方法である。(2)におけるトークンはデータと一緒にアドレスと して与えることができるので、転送語数は少なくて済む。

さらに最近の周辺コントローラLSIは自分自身でアドレスを発生し,必要なデータを主記憶な どから読み取り,処理を実行していく高度にインテリジェント化されたものもある。

主要な周辺装置を、その処理速度が遅くてもよい順番(割込やDMA転送の優先順位が低い順 番としてもよい)に並べると、次のようになる。

(1) キーボード

- (2) プリンタ
- (3) フロッピーディスクなどの補助記憶
- (4) CRT / 液晶などの表示装置

キーボードやマウスなど人間が直接触れて、データを入力する周辺装置は、CPUの側からみる と、非常に遅い入力装置であるといえる。さらに、これらの機器から指示された個別処理に多少 時間がかかったとしても、オペレータは気付かない。 キーのオン/オフ時,ある期間,バウンシングとかチャタリングと呼ぶ不安定状態が必ず発生 するので,この期間はキーのセンスを一時中断する。キーを同時に二重押しした場合には,その キーを無視したりロール・オーバ処理する。キー入力バッファを設けたキー入力速度の調節をす

ること,繰り返しキー入力の制御,さら に,キー走査信号の発生などがキーボー ド制御の主要な機能である。これらは, すべて,シングルチップ・マイコンで実 行されており,CPUとのインタフェース は割込による並列インタフェースやシリ アル・インタフェースが用いられる。



図 3.48 キー・バウンシング

プリンタの制御もキー
ボードの場合と同じく,
シングルチップ・マイ
コンが使用されている。
ライン・プリンタに代
表されるパラレル・プ
リンタと、ドット・マ
トリックス・プリンタ
に代表されるシリアル・
プリンタとに大別でき
る。CPUとのインタ
フェースは,通常,セ
ントロニクス・並列イ
ンタフェースが使用さ
れる。ドット・プリン
タでは, プリンタ・ヘッ
ドの動きに合わせて,
漢字などの文字コード
をドットに展開したり,
シリアル・イメージ・
データの並べ替えをす
ることが主な制御であ
る 。

フロッピーディスク 制御になると,汎用型 シングルチップ・マイ コンではなく,専用の

	プリンタ		プリンタ
1	DATA STROBE	19	ツイスト・ペア・グラウンド 1
2	$DATA_1$	20	ツイスト・ペア・グラウンド 2
3	$DATA_2$	21	ツイスト・ペア・グラウンド 3
4	DATA ₃	22	ツイスト・ペア・グラウンド 4
5	$DATA_4$	23	ツイスト・ペア・グラウンド 5
6 DATA ₅		24	ツイスト・ペア・グラウンド 6
7	DATA ₆	25	ツイスト・ペア・グラウンド 7
8	DATA ₇	26	ツイスト・ペア・グラウンド 8
9	DATA ₈	27	ツイスト・ペア・グラウンド 9
10 ACKNOWLEDGE		28	ツイスト・ペア・グラウンド10
11	11 BUSY		ツイスト・ペア・グラウンド11
12	12 PE(用紙切れ)		ツイスト・ペア・グラウンド31
13	SELECT	31	INIT
14	AUTO FEED	32	FAULT
15	NC	33	0 V
16	0 V	34)
17	FG(筐体グラウンド)	35	} 未定義
18	+ 5 V	36	J



図 3.49 セントロニクス・インタフェース

ディスク	セクタ数	トラ	ック 00	トラック 01~76		
		サイドロ	サイド1	サイドロ	サイド1	
	26	FM, 26 セクタ		FM, 26 セクタ		
Diskette 1	15	N		FM, 15 セクタ		
	8	N		FM, 8セクタ		
Diskette 2	26	"	FM, 26 セクタ	FM, 26 セクタ	FM, 26 セクタ	
	15	*		FM, 15 セクタ	FM, 15 セクタ	
	26	"	MFM, 26 セクタ	MFM, 26 セクタ	MFM, 26 セクタ	
Diskette 2D	15	"		MFM, 15 セクタ	MFM, 15 セクタ	
	8	"	,	MFM, 8+79	MFM, 8セクタ	





* このデータ・バイトはミッシング・クロックを含む

*2 IDフィールド

★3 CRCチェック・パイト 公式G(X)=1+X⁵+X¹²+X¹⁶



図3.50 IBMフォーマット, FM/MFM

周辺コントローラLSIが使用されるようになる。より速い処理が必要となるからである。フロッ ピーディスクはIBM社が決めたフォーマットに従って、データが記録されているものが多い。 片面単密度/両面単密度/両面倍密度/両面倍倍密度のように、記録容量は増大してきた。ディ スクの大きさも、8/5.25/3.5/3インチと種類が増えた。シリンダ/トラック/セクタに分け、 各記録位置を定義する。ハード・セクタ方式とソフト・セクタ方式とがあるが、フロッピーディ スクや最近のハードディスクでは、インデックス・ホールの位置確認だけでセクタ位置を決めて いくソフト・セクタが主である。このため、モータの回転ムラやインデックス・ホールの検出誤 差などの影響をなくすため、無効データを逐次、有効データの間に挿入していくディスク・フォー

マットとなっている。ア ナログ信号系の処理やV FOによるデータ・ウィ ンドウの作成など外付け 回路で行なう処理は多い。 フォーマティング部分を 担当するデータ・フォー マッターという呼び方を する場合もある。

C R Tの表示制御をす るコントローラを主記憶 と表示メモリとのシステ ム構成で分類すると次の ようになる。

- ビデオRAM型
- (2) DMA転送行バッ

ファ型

(3) 独立メモリ型

さらに、CRTに供給 する同期信号の発生機能 や表示制御機能だけでは なく、描画機能を内蔵し ているコントローラもあ る。通常の文字表示制御 に加え、表示画面上の1 ドットが表示メモリの1 ビットに対応しているグ ラフィックス制御も可能 である。直線/円弧/塗



図 3.51 主記憶と表示メモリのシステム構成

りつぶしなどを高速に実行できる。CRTのかわりに,液晶パネルを表示素子として使用してもよい。液晶ドライバが,液晶表示に必要となる電位差信号を発生してくれる。ただ,640×200ドットの液晶パネルをドライブするには,1個数百円もする32本の駆動線を持つ行ドライバを4個,40本の駆動線を持つ列ドライバを32個も使用せねばならないことが普及を妨げている。

DMAコントローラ8237は4 チャンネルのDMA要求源からの信号を受付け,DMA転送を実行 できる。優先順位をつけたり,平等にサービスしたりすることもできる。DMA要求信号(DMA REQUEST)を受け取ると,CPUに対しホールド要求(HOLD REQUEST)を出す。CPU はホールド承認信号(HOLD ACKNOWLEDGE)を返し,バスの制御権をコントローラ側に移 す。DMAコントローラは転送をするメモリのアドレスをアドレス・バスに出力すると同時に, DMA要求源に対し,チップ・セレクトに相当するDMA承認信号(DMA ACKNOWLEDGE) を返す。また,DMAの転送方向指定に従って,RD/WR信号を出力する。DMA転送方向とし て次の3種が選択できる。

- メモリ→I/O
- (2) I/O→メモリ
- (3) メモリ→メモリ

メモリ→メモリの転送の場合には、1 語の転送につき2回のメモリ・アクセスを必要とするため、転送速度は(1)、(2)の場合と比較して遅くなる。アドレス線が16ビットを超えるシステムの場合であっても、バンク・アドレス・レジスタを各チャンネルに外付けして、バンク内64K語の連続的なDMA転送を可能とすることができる。

割込コントローラ8259Aは8チャンネル分の割込要求を制御できる。さらに、カスケード接続 をすることにより、要求源を増加させることもできる。各チャンネルの受付け優先順位の回転や マスクが可能である。各チャンネル毎に異なる割込ベクタを発生できる。8080/8085モードと80 86モードの2種のモード選択によって、ベクタ発生方法が異なる。8080は割込コントローラから の割込要求を受け取ると、割込承認信号(INTERRUPT ACKNOWLEDGE)を3回、8086 は2回返す。この際、割込コントローラは8080モード設定時、3バイトのサブルーチン・コール命

令を,8086モード設定 時には2バイト目にソ フトウエア割込の場合 と同じ割込ベクタをバ ス上に出力する。この ように,割込コントロー ラの動作は,使用する CPUと密接な関わり を持つ。このため,総 てのCPUにインタフェ ースできるわけではな い。



図 3.52 非同期/同期通信

USART (UNIVERSAL SYNCHRONOUS AS-YNCHRONOUS RECEIVER AND TRANSMIT-TER) とも呼ばれるシリアル・コントローラ8251 は,RS-232Cシリアル・インタフェース用として, よく使用される。シリアル信号はバイト単位に区 切られて転送され,その先頭ビットはLSBである。 非同期転送では,スタート・ビットとストップ・ ビットにはさまれたデータを転送する。1バイト 毎に分離されたデータを送ることになる。同期転 送では,SYNCバイトにはさまれ連続したバイト ・データを送るので,まとまったデータを短時間 で送る場合に適している。

パラレル・インタフェース用LSI8255は8ビッ トのポートを3組持つ。各々のポートは入出力を 任意に設定できる。シングルチップ・マイコンの ポート制御機能の原型となったLSIである。



今後の動向

単位面積当たりの集積度が大きくなり、多くのゲートを1個のチップに集積できるようになる につれて消費電力が益々増加し、また、NチャンネルMOSに比ベチップ面積が約2倍になるC MOS構成にしても採算が取れる程度の歩留まりが得られるようになってきた。このため、今後 開発される集積回路製品は殆どがCMOS構成となることは間違いない。マルチチップ・マイコ ンや周辺コントローラは、より複雑で高度な機能を集積することになり、シングルチップ・マイ コンは周辺制御機能のオンチップ化が推進されていくことになる。

〔参考文献〕

- (1) 「マイクロプロセッサ」, R.ZAKS著, 禿節史訳, マイテック
- (2) 「ザ8086ブック」, RASSEL RECTER/GEORGE ALEXY著, 吉川敏則訳, 産報
- (3) 「マイクロコンピュータとその応用」,電子通信学会編,コロナ社
- (4) 「ディジタル回路」,斎藤忠夫著,電子通信学会編,コロナ社
- (5) 「16ビットマイクロプロセッサ」,森亮一監修,電子通信学会編,丸善
- (6) 「16ビットマイクロプロセッサ」, 御牧義著, 昭晃堂
- (7)「LSI技術」,電子通信学会編,コロナ社
- (8)「Z80マイクロコンピュータ」,寺田浩詔著,丸善
- (9) **FINTEL COMPONENT DATA CATALOG**, INTEL

(10) 「マイクロコンピュータ教科書」, 森亮一監訳, 丸善

(11)「マイクロコンピュータの開発技法」,石田芳著, 産報

(12) 「超LSI入門」,太田邦一著,オーム社

(13)「新版データ通信」,平山博著,オーム社

(14) 「LSI応用」, 電子通信学会編, コロナ社

(15) 「シングル・チップ」,日本電気株式会社