

⑩ 日本国特許庁 (J P)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭62-237522

⑬ Int. Cl. 4

識別記号

庁内整理番号

⑭ 公開 昭和62年(1987)10月17日

G 06 F 7/00

G-7313-5B

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 情報処理装置

⑯ 特 願 昭61-81709

⑰ 出 願 昭61(1986)4月8日

⑱ 発 明 者 小 口 哲 司 東京都港区芝5丁目33番1号 日本電気株式会社内  
⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号  
⑳ 代 理 人 弁理士 内 原 晋

明 細 書

とを特徴とする情報処理装置。

1. 発明の名称

情報処理装置

2. 特許請求の範囲

1個の記憶番地に記載されているN個のビット (Nは正の整数)を同時に読み書き可能な記憶器に対し処理すべきデータの読み書きを実行する情報処理装置において、上記N個のビットのうち処理を開始するビット位置を記憶する第一の記憶器と、処理を終了するビット位置を記憶する第二の記憶器と、上記第一の記憶器により指示されたビット位置から上記第二の記憶器により指示されたビット位置までのデータ処理のみを活性化するための処理マスク制御信号を発生する制御器とを具備し、1個の記憶番地に記憶されているN個のビットのうち任意のビット位置から始まるnビット (nは正の整数であり $n \leq N$ )の長さを持つビット列に対する選択的なデータ処理を可能としたこ

3. 発明の詳細な説明

[産業上の利用分野]

本発明はデジタル情報処理装置に関し、さらに詳しくは、ある大きさを持ったデータ列のうち一部のビットについてのみ選択的に演算処理する情報処理装置に関する。

[従来技術]

従来から使用されている情報処理装置では1個の記憶番地に記憶されているNビットのデータはN本のデータバスを經由してNビットが同時に読み書きされる。例えば8ビットのプロセッサであれば8ビットのデータバスを持ち8ビット(1バイト)で構成されるデータを同時に読み書きし、16ビットのプロセッサでは16ビット(2バイト)のデータを同時に読み書きする。このときプロセッサが持つ命令が取り扱うデータの最小区分は通常1バイトであり、 $A+B=C$ の演算を実行する際には少なくとも1バイトのデータすべてが