

⑫ 公開特許公報 (A)

昭62-161190

⑬ Int. Cl. 4

識別記号

庁内整理番号

⑭ 公開 昭和62年(1987)7月17日

G 09 G 1/00

7923-5C

1/04

8121-5C

H 04 N 5/067

8523-5C

審査請求 未請求 発明の数 1 (全5頁)

⑮ 発明の名称 同期信号発生回路

⑯ 特 願 昭61-3283

⑰ 出 願 昭61(1986)1月10日

⑱ 発 明 者 小 口 哲 司 東京都港区芝5丁目33番1号 日本電気株式会社内
 ⑲ 出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号
 ⑳ 代 理 人 弁理士 井出 直孝

明 細 書

1. 発明の名称

同期信号発生回路

2. 特許請求の範囲

(1) 1フレームをNフィールドで構成し、各フィールドで発生した走査線を互いに重なり合うことなくインタレース走査を行うラスタ走査型陰極線管に供給する水平同期信号を発生する手段と、同じく垂直同期信号を発生する手段とを備えた同期信号発生回路において、

上記垂直同期信号を発生する手段は、

1フィールド期間毎に計数を繰り返し1水平同期周期の $(n-1)/N$ の位置を示す信号 (n はフィールドの順番を表す整数で、 $1 \leq n \leq N-1$) を発生する計数手段(13)と、

水平同期信号を計数することによりフィールドの順番 n を計数し、水平同期信号と同一位相で立ち上がる垂直同期信号の原型信号を発生する分周

器(14)と、

この分周器の計数する n にしたがって上記位置を示す信号を選択する選択手段(16)と、

この選択手段により選択された位置を示す信号にしたがって上記原型信号を遅延させる同期化回路(15)と

を備えたことを特徴とする同期信号発生回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、情報処理装置、文字図形表示装置その他のCRT表示装置に利用する。

(概要)

本発明は、インタレース走査を行うラスタ走査型陰極線管に供給する水平同期信号および垂直同期信号を供給する回路において、

水平同期信号と同時に立ち上がる垂直同期信号の原型信号を発生し、これをフィールドの順番にしたがって遅延させて垂直同期信号を発生することにより、

フレーム当たりのフィールド数を変更されても計数器を変更する必要がなく、計数器のスイッチング速度がフィールド数に依存しない回路を提供するものである。

(従来の技術)

ラスタ走査型陰極線管(以下、CRTという)は、一定の周期および間隔で管面上を走査する陰極線(以下、走査線)を用い、その加速電圧を制御することにより管面に塗布された螢光体に衝突する強度を変化させ、色や濃淡などを表現する表示素子である。水平方向への走査は水平同期信号(HSYNC)によって行い、垂直方向への走査は垂直同期信号(VSYNC)によって行う。以下、CRT管面上を上から下へ垂直方向に走査しながら左から右へ水平方向に走査する場合を例として、走査線と水平同期信号(HSYNC)および垂直同期信号(VSYNC)との関係について説明する。

左端から走査を開始した走査線が右端へ到達すると、水平同期信号(HSYNC)が発生し走査線を左端に移動させる。水平同期信号(HSYNC)が能動状

態にある間、走査線は左端においてゆっくりと下方へ移動している。水平同期信号(HSYNC)が非能動状態になると、走査線は左端から右端へと走査を開始する。したがって、水平同期信号(HSYNC)は走査線1本を走査するたびに周期的に1回発生するパルスである。

同様に、垂直同期信号(VSYNC)は走査線が下端に到達した時に発生し、走査線を上端に移動させる。垂直同期信号(VSYNC)が能動状態にある間は、走査線は上端で水平方向に移動している。垂直同期信号(VSYNC)が非能動状態になった後に、走査線は上端から下端へと走査を開始する。したがって、垂直同期信号(VSYNC)は1画面を走査するたびに周期的に1回発生するパルスである。実際の走査線の動きは上記した水平と垂直への動きが組合わされた形となる。すなわち、右から左へと走査をしながら上から下へ、ゆっくり走査位置を変化させているので、1回の画面走査で同じ位置を重ねて走査することはない。1枚の絵を表示するために走査線の位置を画面ごとにより上下にずらしな

がらN画面分を走査する方法をインタレース走査と称し、従来からテレビジョン放送などで使用されている。ここで、1枚の絵をフレームと呼び、絵を構成する画面フィールドと呼ぶ。すなわち1フレームはNフィールドで構成されることになる。垂直同期信号(VSYNC)の発生タイミングと水平同期信号(HSYNC)の発生タイミングとの関係は $N=3$ としたとき、次のように変化させることによりインタレース走査が可能となる。以下添付第3図により説明する。第一フィールド($n=1$)では、水平同期信号(HSYNC)と垂直同期信号(VSYNC)の発生タイミングは同一($(n-1)/N=0$)である。第二フィールド($n=2$)での垂直同期信号(VSYNC)は水平同期信号(HSYNC)の発生から $1/3$ 水平周期だけ遅れた位置($(n-1)/N=1/3$)で発生する。同様にして、第三フィールド($n=3$)では、 $2/3$ 水平周期だけ遅れた位置($(n-1)/N=2/3$)で発生する。このように、インタレース走査を行う場合には、垂直同期信号(VSYNC)の発生タイミングを調整する機能が同期信号発生

器に必要となる。

第4図は従来から使用されているインタレース走査機能を持つ同期信号発生器のブロック構成図である。図面符号1は表示1ドットの幅を表現するためのドット・クロック発振器であり、図面符号2はそのドット・クロックを計数し1水平周期ごとに一定の幅で発生する水平同期信号(HSYNC)を発生する分周器である。図面符号3は同様にドット・クロックを計数し1水平周期にN回発生する計数パルスを発生する分周器であり、図面符号4はその計数パルスを計数し1フレーム期間中に走査すべき総走査線本数(S)だけ計数すると垂直同期信号(VSYNC)を一定の幅で発生する分周器である。第5図は説明を簡単にするため総走査線本数 $S=16$ 、 $N=3$ であるインタレース走査時の垂直同期信号(VSYNC)発生タイミングと分周器4の計数経過との関係を示した図である。各々の図面符号VSは垂直同期信号(VSYNC)発生期間、図面符号VBPは垂直同期信号(VSYNC)非能動後の帰線消去期間(または垂直バックポーチ)、L/

Fは表示期間、VFPは表示終了後垂直同期信号(VSYNC)発生までの帰線消去期間(または垂直フロントポーチ)を示す。第6図は走査線の軌跡を示す図であり、第一フィールド時には太線表示位置、第二フィールド時には直線表示位置、第三フィールド時には点線表示位置を各々走査する。

(発明が解決しようとする問題点)

前記従来例によると垂直同期信号(VSYNC)を発生する分周器は、1フレーム内の総走査線本数を計数できなければならない。すなわち、1フィールド中での走査線本数が一定であれば1フレームを構成するフィールドの数が増えるにつれて分周器の大きさを大きくせねばならない。さらに、同期信号発生器間で互いに同期合わせをするとき、前記従来例ではどのフィールドの計数を行っているのかが不明であるため、フィールドの同期合わせができなくなるなどの問題がある。

本発明は、上記の問題点を解決するものであり、1フレーム当たりのフィールド数の増加に対して分周器の大きさを増大したりする必要がなく、ま

た異なる同期信号発生器間の同期合わせを確実に与える同期信号発生器を提供することを目的とする。

(問題点を解決するための手段)

本発明は、1フレームをNフィールドで構成し、各フィールドで発生した走査線を互いに重なり合うことなくインクレス走査を行うラスタ走査型陰極線管に供給する水平同期信号を発生する手段と、同じく垂直同期信号を発生する手段とを備えた同期信号発生回路において、上記垂直同期信号を発生する手段は、1フィールド期間毎に計数を繰り返して1水平同期周期の $(n-1)/N$ の位置を示す信号(n はフィールドの順番を表す整数で、 $1 \leq n \leq N-1$)を発生する計数手段(13)と、水平同期信号を計数することによりフィールドの順番 n を計数し、水平同期信号と同一位相で立ち上がる垂直同期信号の原型信号を発生する分周器(14)と、この分周器の計数する n にしたがって上記位置を示す信号を選択する選択手段(16)と、この選択手段により選択された位置を示す信号にし

たがって上記原型信号を遅延させる同期化回路(15)とを備えたことを特徴とする。

(作用)

本発明は、走査線の本数を計数する計数器について、計数用パルスを1水平同期毎に1回だけ発生する信号を計数するだけで間に合う。したがってフレーム当たりのフィールド数が増加しても計数器の規模を増大する必要がない。それにより計数器の速度がフィールドの数量に影響されない。またフィールド記憶手段を設けたから同期信号発生器間の同期合わせが容易である。

(実施例)

第1図は本発明実施例装置のブロック構成図である。

ドット・クロック発振器11の出力は水平同期信号発生器12および垂直同期信号を発生する回路(符号13~15)に入力する。本発明はこの垂直同期信号を発生する回路に特徴がある。

すなわちドット・クロックは計数器13に入力する。この計数器13は、ドット・クロックを計数し

て、1フィールド中にN個のフレームがあり、このフレームの順番を n とすると、

$$(n-1)/N$$

なる位置信号を発生する。一方分周器14は水平同期信号発生器12の出力を計数して、上記順番 n と、垂直同期信号の原型信号を発生する。この原型信号とは、フィールドの順番 $n=1$ のときの垂直同期信号と等しい信号で、水平同期信号と同時に立ち上がる信号である。もっとも、 n が最終値のときには走査線を1本だけ余分に計数する構成となっている。

計数器13の出力は選択回路16で分周器14の出力する順番 n にしたがって選択されて、分周器14の出力する原型信号は同期化回路15でそれぞれ水平同期信号周期(H)の $(n-1)/N$ だけ遅延されて出力される。

一例として $N=3$ とすると、例えば第二フィールドである場合には、1水平同期の開始位置から $1/3$ だけずれた位置信号が選択される。同期化回路15は分周器14が発生した垂直同期信号(VSYNC)

原型信号を選択回路16で選択した位置信号に同期させるための同期化回路である。これにより最終的に第3図で説明した信号と等価なタイミングで垂直同期信号(VSYNC)を発生することができる。

第2図にあるように分周器14が発生する原型垂直同期信号(VSYNC)は第一および第二フィールドでは5水平周期で、第三フィールドでは6水平周期で発生する。フレームあたり16本の走査線で構成される。上記分周器14は最終フィールドであることを検出して1回余計に水平周期を計数した後、上記原型垂直同期信号(VSYNC)を発生するように制御する。このままではフィールドごとに走査線の本数も異なるとともにインタレース走査も行わない。そこで第二フィールド時には1水平周期の開始位置から1/3だけずれた位置信号を選択し原型垂直同期信号(VSYNC)を同期化回路15によって1/3水平周期だけ遅延させる。第三フィールド時には同様に原型垂直同期信号(VSYNC)を2/3水平周期だけ遅延させる。この操作により各フィールドは5 + 1/3本の走査線によって構成され、さ

らに、インタレース走査が可能になる。

本実施例ではフィールドを記憶する手段によって位置信号を選択するとしたが、フィールドを記憶する手段によって位置信号の発生タイミングを制御しても差支えない。

(発明の効果)

本発明によれば、フィールドあたりに規格化された整数で表現される走査線の本数を計数する計数器を持ち、その計数器は計数用パルスとして1水平周期ごとに1回だけ発生する信号を取り扱うだけで良い。したがって、1フレームあたりのフィールド数が増えても計数器の大きさを変更する必要はないし、計数器のスイッチング速度はフィールド数に依存しない。また、フィールドを記憶する手段を持つので、異なる同期信号発生器との同期合わせを容易にすることができる。

4. 図面の簡単な説明

第1図は本発明実施例装置のブロック構成図。

第2図は本発明実施例において1フレーム3フ

ィールドとしたときの計数器の計数経過とVSYNCの発生タイミング図。

第3図は1フレーム3フィールドのインタレース走査を行うときの水平同期信号(HSYNC)と垂直同期信号(VSYNC)との発生タイミング関係をフィールド別に示した従来例図。

第4図は従来例装置におけるブロック構成図。


第5図は従来例において1フレーム3フィールドとしたときの計数器の計数経過とVSYNCの発生タイミングについて示した図。

第6図は1フレーム3フィールドのインタレース走査を行ったときの走査線の軌跡を示した図。


1、11…ドット・クロック発振器、2、12…水平同期信号(HSYNC)発生器、3…1水平周期にN回計数パルスを発生する分周器、4…1フレーム期間の総走査本数Sのとき垂直同期信号(VSYNC)発生用分周器、13…水平同期信号周期の(n-1)/Nの位置信号を発生する計数器、14…フィールド順番および垂直同期原型信号を発生する分周器、15…同期化回路、16…選択回路、V S…VSYNC発生

期間、V B P…帰線消去期間(垂直バックポーチ) L/F…表示期間、V F P…帰線消去期間(垂直フロントポーチ)、S…1フレーム期間中の総走査線本数。


特許出願人 日本電気株式会社
代理人 弁理士 井出直孝




第 1 図




第 3 図




第 2 図



第 4 図



第 5 図



第 6 図