

⑫ 特 許 公 報 (B 2) 昭59-32819

⑬ Int.Cl.³G 06 F 9/30
9/26
9/34

識別記号

府内整理番号
C-7218-5B
B-8120-5B
7218-5B

⑭ ⑮ 公告 昭和59年(1984) 8月11日

発明の数 1

(全 6 頁)

1

⑯ アドレス制御装置

⑰ 特 願 昭50-79834

⑱ 出 願 昭50(1975) 6月26日
(前置審査に係属中)

⑲ 公 開 昭52-3350

⑳ 昭52(1977) 1月11日

㉑ 発 明 者 小口 哲司

東京都港区芝五丁目33番1号 日本
電気株式会社内

㉒ 出 願 人 日本電気株式会社

東京都港区芝五丁目33番1号

㉓ 代 理 人 弁理士 内原 晋

㉔ 参考文献

特 開 昭49-12736 (JP, A)

特 開 昭49-116931 (JP, A)

特 開 昭49-116932 (JP, A)

特 開 昭50-54259 (JP, A)

特 開 昭50-72550 (JP, A)

㉕ 特許請求の範囲

1 情報の読み出しが可能な第1の記憶手段と、命令群が格納された第2の記憶手段と、この第2の記憶手段から読み出した命令を解読し、その解読結果に基いて制御信号を発生し、これによつて前記第1の記憶手段からの情報の読み出し操作を行なう手段とを有するアドレス制御装置において、前記第1の記憶手段の情報を使用する必要のない命令に対して、該命令に基いて前記制御信号の発生を禁止し、該制御信号とは別に擬似制御信号を発生し、この擬似制御信号を用いて前記第2の記憶手段から次の命令を読み出す制御回路を設けたことを特徴とするアドレス制御装置。

㉖ 発明の詳細な説明

本発明はデジタル装置で使用される命令記憶装置のアドレス制御装置に関する。

以下の説明では情報記憶装置としてシフトレジ

スタを用いた計算機を例に取る。この説明で使用されるタイミング関係の用語について第1図を参照して予め説明する。論理レベルに対する記述には論理レベル "H" を "1" , "L" を "0" とした正論理を用いるクロツク ϕ_1 , ϕ_2 は計算機の基本となる刻時パルスで連続して出力され、これらクロツク ϕ_1 , ϕ_2 は同時に "H" となることはない。ビット・タイミング信号 t_1 , t_2 , t_3 , t_4 はクロツク ϕ_2 が "H" となると同時に "H" となり次に ϕ_2 が "H" となると同時に "L" となり、1ビットタイム間出力されるタイミング信号であり t_1 から t_2 , t_3 , t_4 の順に繰返し発生される。デジタルタイミング信号 D_1 , D_2 , …… D_{12} はビットタイム t_1 から t_4 の4ビットタイム間連続して出力されるタイミング信号であり、デジタルタイミング信号 D_1 ~ D_{12} の順に繰返し発生される。デジタルタイミング信号 D_1 とタイミング信号 t_1 の発生時点から次の D_1 , t_1 が発生するまでの時間を1ワードタイムと表現する。

従来、一定の循環同期を持ち、情報を保持記憶するシフトレジスタを使用した計算機ではシフトレジスタ本来の性質によつてランダムアクセスが不可能であるため、シフトクロツク発生ごとに1ビットずつデータがシフトレジスタから読出されてくる。このためレジスタ全内容に均等にメモリから読出されてくる命令が与えられるように、1循環周期(1ワードタイム)間、同一命令が出力されている。従つて前記メモリのアドレスを指定するアドレスレジスタの内容の更新は通常1ワードタイムごとに行なわれるよう固定化されている。具体的に第2図に示す従来の装置では信号 D_{12} , t_4 , ϕ_1 をアンドゲート回路7にてゲートし、その出力に一定間隔の ϕ_{AR} (第5図)を得るようにしそのシフトクロツク ϕ_{AR} によって例えばリードオンリーメセリによって構成された命令記憶手段ROMの読出アドレスを変更し、命令記憶手段

2

R O Mより次のアドレス命令信号を読み出し、この読み出力を解読器D Kにて解読し、ゲート回路G₁を通じて情報記憶位置指定信号即ちコントロールタイミング信号(第5図A、以下C T信号と称す)を得、このC T信号にて情報記憶手段、即ち循環型記憶器Mからの読み出力をゲートし必要な内容だけを出力端子Tに得るようしている。

第5図は第4図に示す乗算ルーチン流れ図に従つて従来の装置を動作させた場合のC T信号の発生状態を示す図である。図中、Z、Y、XLは数値が記憶されているレジスタの名称及び記憶位置を示す略記号であり、ZとはZレジスタのD₄～D₁₁期間の情報、YとはYレジスタのD₄～D₁₁期間の情報、XLとはXレジスタのD₄タイムの情報をそれぞれ表現するものである。従つて第5図に示すC T信号はZではD₄～D₁₁、YではD₄～D₁₁、XLではD₄の期間「H」レベルとなる。この第5図から明らかな如く、従来では実質的に命令を実行しているときにだけ発生するC T信号の発生期間はわずかな時間しかなく無駄時間が多いことが解る。

結局、従来の装置ではシフトレジスタ全内容について命令を実行させるのではなく、ある1桁のみを抽出して命令を実行させ、他の桁の情報は不変のまま単に循環を行なわせる場合がしばしばである。この場合、実際に命令を実行している時間は1桁期間のみ必要であるにも拘らず、従来方式ではアドレスレジスタの更新周期が前記したとおり1ワードタイムに固定化されている。さらにジャンプ命令、判定命令のように直接的にシフトレジスタの循環周期に無関係な命令もあり、しかも短期間で実質的な命令実行が終了する命令であつても同様に1ワードタイムを費やし、処理時間が長くなる欠点がある。

本発明の目的は命令を記憶するR O Mへのアクセスタイミング時間を可変にして処理速度を向上させたアドレス制御装置を提供することにあり、命令の解読に基いて情報を記憶するメモリのアクセスが必要な場合にはそのアクセスタイミング制御信号を命令の解読結果により発生し、かつこの信号を用いてR O Mに対する次の命令の読み出しタイミングを制御する手段と、前記情報を記憶するメモリへのアクセスが不要な命令についてはこの命令を解読して前記アクセスタイミング制御信

号とは別に擬似制御信号を発生し、それによつて短期内でR O Mへのアクセスを可能にしたことを見徴とする。とくに本発明によれば、命令そのものを解読してメモリへのアクセスタイミング制御信号を作成し、またメモリアクセスの不要な場合には別に擬似制御信号を発生する様にしているので、基本クロツクの分周比を可変にしたり、互いにサイクルの異なる複数のタイミング信号発生回路を用意することなく、命令を用いてR O Mへのアクセスサイクルを任意に変更することができる。

以下この発明の一実施例を第3図及び第6図を用いて詳細に説明する。

第3図においてDKは前記C T信号の発生器、即ちリードオンリーメモリR O Mの出力を解読してC T信号を発生させる解読器である。T₁で示される入力端子はジャンプ命令、判定命令等の命令のようにC T信号の発生が無い命令の場合「H」となる信号P(第6図A)を供給する。3及び8はデイジイットの最終ビットt₄タイムのクロツクφ₁発生時に新情報を読み込み、次の1デイジイットタイムの間、その情報を出力し保持記憶するシフトレジスタ、1, 5, 7, 11はアンドゲート、2はオアゲート、9, 10は NANDゲートであり、NANDゲート9の出力は NANDゲート10の入力にまた NANDゲート10の出力は NANDゲート9の入力となり入力信号を保持するラツチを構成する。4, 6, 12はノットゲートである。

第3図の回路機能は次の3点に要約される。

- (1) 信号Pが「H」であるときアンドゲート1の出力は1デイジイットタイムごとに「H」→「L」の信号変化が生ずる。具体的には第6図Bに示すC T信号波形図において斜線を旋した部分の信号の如く、新しいC T信号を挿入することである。この新しいC T信号は入力端子T₁に供給する信号P(第6図A)をC T信号に加入することによつて得ることができる。
- (2) オアゲート2の出力が「H」→「L」に変化したことを検出してそのデイジイットタイムのt₄, φ₁時にアドレスクロツクφARを発生させること。
- (3) アドレスが更新された最初のデイジイットタイムにC T信号発生器DKより信号出力が出たときはそのデイジイットからD₁₂までC T信号発生器DKからの信号を無効とすること。

これは本発明のようにクロツクφARの発生時期を可変にすると命令変化時期が第6図に示すように不定となり、アドレス5からアドレス3に変化したときデイジットタイムがD₈であつたとすればD₈～D₁₁の期間に発生するCT信号は本来アドレス3の命令によつてD₄～D₁₁期間発生するCT信号の一部であるにすぎない。ためにこのCT信号は使用不可であり使用可能なCT信号の選択を行なうとともに使用不能なCT信号である場合は無効としてそのCT信号を使用しないようにする回路が必要となる。

上記(1)で示された回路機能はゲート1, 2, 3, 6で構成される回路によつて達成される。信号Pが“H”的とき信号Pはノットゲート12の入力に接続され、その出力はアンドゲート11の入力に接続されるのでアンドゲート11の出力は常に“L”である。フリップフロップ3の出力が初め“L”であつたとする。フリップフロップ3の出力はノットゲート6の入力に接続され、ノットゲート6の出力はアンドゲート1の一方の入力となりアンドゲート1のもう一方の入力には信号Pが供給されている。アンドゲート1の出力はオアゲート2の一方の入力となり、オアゲート2の出力はフリップフロップ3の入力に接続されている。而してアンドゲート1の出力が“H”となるとともにオアゲート2の出力も“H”となる。デイジットタイムが更新されるとフリップフロップ3の出力は前のデイジットタイムのt₄・φ₁時のオアゲート2の出力と同一のものであるので“L”から“H”に変化する。フリップフロップ3の出力が“H”的場合はアンドゲート1の出力は“L”となるのでオアゲート2の出力は同様に“L”となる。デイジットタイムが更に更新されるとフリップフロップ3の出力は“H”から“L”へと変化する。

上記(2)で示された回路機能はゲート2, 3, 4, 5, 7によつて構成される回路によつて達成される。オアゲート2の出力はフリップフロップ3及びノットゲート4の入力に接続され、各々フリップフロップ3及びノットゲート4の出力はアンドゲート5の入力となり、アンドゲート5の出力はビットタイミング信号t₄及びクロツクφ₁が入力されているアンドゲート7のもう1つの入力に接続され、アンドゲート7の出力がクロツクφAR

である。ここでオアゲート2の出力が“L”、フリップフロップ3の出力が“H”的とき、アンドゲート5の出力が“H”となりクロツクφARが発生する。フリップフロップ3はt₄・φ₁の時点毎にシフトクロツクが印加されるシフトレジスタであるのでオアゲート2の出力変化としてみれば前記の状態はオアゲート2の出力が“H”から“L”に変化したときに発生するものである。

上記(3)で示された回路機能はゲート2, 3, 4, 5, 8, 9, 10, 11, 12によつて構成される回路によつて達成される。 NANDゲート9, 10は各々の出力が他方のゲートの入力に接続されているラツチであり、 NANDゲート9の他の入力にはワードタイムの最初に出力されるデイジットタイミング信号D₁の反転信号であるD₁とノットゲート12の出力が接続される。 NANDゲート10の他の入力にはCT信号発生器DKからの信号とアンドゲート5の出力が入力され、またフリップフロップ8の出力が供給される。 NANDゲート10の出力はアンドゲート11にも入力され、アンドゲート11の他の入力にはCT信号発生器DKからの信号とノットゲート12の出力が供給され、アンドゲート11の出力はオアゲート2の入力となる。アンドゲート5の出力が“H”となつたときクロツクφARが発生しアドレスが更新される。フリップフロップ8はt₄・φ₁をシフトクロツクとするシフトレジスタであり、クロツクφAR発生時のフリップフロップ8の入力は“H”であるのでアドレスが更新された最初のデイジットタイムにおけるフリップフロップ8の出力は常に“H”である。このときCT信号発生器DKより“H”的信号が発生すると NANDゲート10の出力は“L”となり以後D₁又は信号Pがくるまで“L”が保持されアンドゲート11に入力される。 CT信号発生器DKからの信号は無視され、アンドゲート11の出力は“L”となる。 NANDゲート9に入力される前記D₁によつて NANDゲート10の出力は“L”から“H”へ変化し、以後入力されるCT信号発生器DKからの信号をアンドゲート11をひらくことによつて能動状態とする。 第6図に示す具体例ではアドレス5からアドレス3への切換え時に発生するD₈～D₁₁の間“H”となるCT信号は前記のように NANDゲート10の出力を“L”とすることによつて無視し、次の

ワードで発生する $D_4 \sim D_{11}$ の正規の期間 “H” となる CT 信号のみを能動状態とすることができる。

以下第3図の回路の動作を第6図のタイミング波形図を参照して詳しく説明する。なお、第6図において A は入力端子 T_1 から入力される信号 P に応答して動作する AND ゲート 1 の出力波形、 B は OR ゲート 2 の出力波形、 C は AND ゲート 7 の出力波形、 D は T_1 から入力される信号 P の波形、 E は AND ゲート 5 の出力波形、 F は CT 信号発生器 DK の出力信号波形、 G は D_1 タイミング信号の反転波形、 H は NAND ゲート 10 の出力波形を表す。動作は第4図のフローチャートに従う。

まず、アドレス 1 のマイクロ命令 ($0 \rightarrow Z$) は情報記憶手段 M をアクセスする必要がある命令であるから、 DK からは F に示す出力信号、すなわち D_4 乃至 D_{11} のタイミングを知らせる信号が output される。この時は T_1 端子には信号 P が入力されず、 AND ゲート 11 は DK の出力をそのまま CT 信号として出力する。これによつて、タイミング D_4 乃至 D_{11} の期間、情報記憶手段 M からの情報が端子 T を通して読み出される。一方、アドレス 1 のワードタイムの最後のタイミング D_{12} で AND ゲート 5 が論理 “H” となり、 $D_{12} \cdot t_4 \cdot \phi_1$ のタイミングで AND ゲート 7 が開く。従つて、 ROM の次のアドレスをアクセスする信号 ϕ_{AR} が AND ゲート 7 から出力される。

アドレス 2 の命令は JMP 命令であり、これは情報記憶手段 M をアクセスする必要のない命令であるから、端子 T_1 からこれを指示する信号 P が入力され、この結果 AND ゲート 1 の出力は “H” になる。この出力は OR ゲート 2 を介て転送されフリップ・フロップ 3 をセットする。一方、 AND ゲート 5 はフリップ・フロップ 3 の “H” 出力とインバータ 4 の “L” 出力とを受けるため、その出力は “L” である。しかし、フリップ・フロップ 3 の出力 “H” がインバータ 6 を介して AND ゲート 1 に帰還されるので、 AND ゲート 1 の出力は “L” に変化する。この時、 AND ゲート 5 へのインバータ 4 出力が “H” になるため、 AND ゲート 5 の出力は “H” になる。従つて、 AND ゲート 7 はこれをうけて ROM に対して次のアドレスをアクセスする信号 ϕ_{AR} を発生する。

この結果、 M をアクセスする必要のない命令において、従来のように 1 ワードタイムの期間より短かい D_1 乃至 D_2 のタイミング期間で次のアドレスをアクセスすることができる。なお、この時 DK からの出力はインバータ 12 の出力によつて AND ゲート 11 で禁止され、 M へは転送されない。

次にアドレス 4 で ($X_L - 1 - X_L$) のマイクロ命令が実行される。この時は M はアクセスされなければならず、かつそのアクセスタイミングは D_4 タイミングである。この時は、 AND ゲート 11 が開き CT 信号として DK の D_4 信号を出力する。

次の判定命令 (B_0) は M のアクセスの必要性がないため、アドレス 2 の時と同様に各ゲートが動作する。

アドレス 3 でマイクロ命令 ($Z + Y \rightarrow Z$) が実行される。この時、 CT 信号発生器 DK はタイミング信号 D_8 を出力している。しかし必要な信号は D_4 乃至 D_{11} までのタイミング信号であるため、現在出力されているタイミング信号 D_8 およびそれ以降のタイミング信号 D_{11} までは前述したように無効にされ、その後新しいタイミング信号 D_4 乃至 D_{11} が使用される。

アドレス 4、アドレス 5 では前記したアドレス 4、5 と同様の動作が実行される。

以上の説明のように本発明装置は従来の装置に第3図に示す如く数個のゲートを付加するだけでアドレス変更時間を可変することができ演算時間を大幅に削減できる。又、以上の説明では情報記憶装置より情報が 1 ビットずつ直列に読出されてくる場合についての実施例を取りあげたが、これに限らず情報記憶装置より情報が並列に読出されてくる場合についても適用できることはいうまでもない。

図面の簡単な説明


第1図はシフトクロツクと他のタイミング信号との関連を説明する波形図、第2図は従来の装置によるコントロールタイミング (CT) 信号発生部及びアドレスレジスタ読み込みクロツク発生ゲートを示す系統図、第3図は本発明の一実施例を示す系統図、第4図は従来及び本発明による装置の動作の説明に供する乗算ルーチンの一部を示す流れ図及びその表、第5図は従来装置によつて第4

図に示す乗算ルーチンを実行したときのアドレスステップの時間的変化とコントロールタイミング信号との関係を示した波形図、第6図は本発明装置によつて乗算ルーチンを実行したときのアドレ


スステップの時間的変化と、各ゲートのタイミング信号との関係を示した波形図である。

M：情報記憶手段、ROM：命令記憶手段、CT：情報記憶位置指定信号。


第1図




第2図




第3図



第 4 図



第 5 図



第 6 図

