

世界が注目

# 磁気カードが使える モデル65

マイクロ・カリキュレータ



YHPのモデル65は、世界で最初の超小形磁気カードリーダーを備えた、プログラムのできるマイクロカリキュレータです。モデル65は使う場所を選びません。いつでもどこでも、手軽にお使いいただけます。

- 充実したソフトウェアパック  
(記録済み磁気カード付き)
- プログラムの書き込み, 修正, 記録が容易
- 51種類の関数および演算機能
- 超小形・軽量 (310g)



横河・ヒューレット・パッカー株式会社  
YOKOGAWA-HEWLETT-PACKARD, LTD.

2470 → 2485A → 2518 → 2335  
2446 (2) 2486A → B  
2508 → 4320 → 2509 → 4322

YHP マクロ・カリキュレーター  
"モテル65" 解析報告

IEL - 3926

昭和50年3月10日  
集積回路(南) 2回路技術部

PT. 10) CF

11  
□

YHP "モテル65" は磁気カートリッジ/519- を内蔵しプログラムの書き込み  
読み出し可能なマイクロタイプの卓上で動作する。同系製品である。モテル35  
'モテル45' について、昨年初めに発表された。このため、販売(南)技術部  
より実器を提供され、そのシステム、ソフトウェアの解析を行なったので報告する。

(1) 解析方法

今回の解析では、ICケースの7脚をはさみ取せせず、非破壊のままで HP  
より発行された資料及び特許公開公報を参考として、解析を行なうに努めた  
のである。プログラム機能部及びそれに関する入出力制御命令書に不明な点  
が数多くあるが、全般的にみて、高度で興味ある設計を行なっている様には  
思われる。これ以上の解析を行なっても、得るところは余り無いと考える。

ROM に格納されているプログラムリストを解読する為、下図の様な構成で  
ROM コードの読み取りを行なった。




図1. ROMコード読み取り

ワード開始 1 ビット目に発生する システム同期パルスである **START** 発生より 19 ビット後に Instruction address Bus **IA** に 32 ビットな アドレス信号が出力される様に R.P.G. #1, #2 を調整。また、ワード開始より 47 ビットより 10 ビット期間 Instruction Bus **IS** に出力される ROM 出力を LOGIC ANALYZER により、ラッチ後、表示させる。入出力信号のタイムツートの詳細については、No.11 参照。

アドレス	ROM コード								命令		
	10	9	8	7	6	5	4	3		2	1
06240		1	1	1	1	1	1	1			$Cs + 1 \rightarrow Cs$
	1	1	1					1	1	1	$(A) - (B) \rightarrow (A)$
	2	1	1							1	IF NO Ca GO TO 240
	3	1	1	1				1	1	1	$(A) + (B) \rightarrow (A)$
	4	1	1	1		1					SELECT ROM 07
07245		1	1		1	1		1	1	1	JP $\rightarrow$ 155
07155	1				1		1	1	1		$(B) \leftrightarrow (C)$
...											-----
07160			1			1		1			$F_2 \neq 1$
	1		1	1	1		1	1	1		THEN GO TO 166
	2		1			1	1				$A \rightarrow C(P)$
	3		1	1	1	1			1	1	$C + 1 \rightarrow C$
	4		1	1	1	1			1	1	IF NO Ca GO TO 171
	5		1	1			1	1			$S \rightarrow C(P)$
	6				1	1		1	1		$P \neq 1$
	7		1	1	1		1		1	1	THEN GO TO 165
07170	1				1		1	1	1		$(C) \rightarrow RS$
07171	1				1		1	1	1		$(C) \rightarrow RS$

図2. ROM 命令一例

704ポート No.13にある (pseudo) Division  $\rightarrow$  定数発生 の部分の ROM 推定の 一部を 図2. に示す。

# 12] 卓電セット

## (1) LSIの構成

CPU, テキスタスタ, メモリスタ, フロッピーディスクスタ及びその制御回路, タイミング発生回路, キー入力回路, 磁気ヘッドリニア/リニアインテグレーション I/O, その他各種機能を含め以上の回路を混成集積化した44ピンセラミックパッケージLSIを中心として, 1Kbit x 10ビットのROM及び周辺制御回路を含む16ピンセラミックDIP 3個, 原典周波数800kHzのLCによるハイボ-5OSC, それを1/2の200kHzに分割し,  $\Phi_1, \Phi_2$  の2相クロックを発生させる回路を含むLEDマトリクスドライバー 20ピンプラスチックDIP 1個, 同じくLEDカードドライバー 1個, 磁気ヘッド用リニアセンスアンプ, ライトアンプを指すハイボ-5 16PプラスチックDIP 1個を構成される。




図3. LSI構成図

(ii) フロント板, キーボード等

CPU, ROM を取り付ける PCB は 4層のものを使用している事, 負荷が重, バイポーラ回路は全て薄膜混成化している模様である事の為, この PCB 上に取り付けるれている C, R, Tr, Di 類は高電力消費 大容量の電源回路関係のみとなり, 高密度実装を可能としている。 さらに, 実装状態での試験を PCB ごと自動的にこなせる様に 検査用端子 XN, XS をはじめ, PCB 上に設置されている。

電源電圧 : 入力 +3.75V 出力: +6V, +7.5V, -12V

クロック・LATCH : バイポーラ・LATCH, MOS LATCH

ROM チップの消費電力  $V_{DD} = -19.1V$   $I_{DD} = 0.16/3 \text{ mA}$

$V_{DD} = -6.4V$   $I_{DD} = 22/3 \text{ mA}$

ROM 1個あたりの消費電力 = 5.7mW

キーボードは LED, フォトダイオードを搭載した 1枚 PCB あり 短絡電極用の金具を溶着して取り付けられている。

キーボードの配線及び LSI のピンコネクションを次ページに示す。

○端子機能説明

LEARN ... W. PROM / RUN の切替スイッチが RUN のとき "H" W. PROM のとき "L"

SYN ... START と同様システム同期信号である "H" の期間,  $I_s$  (双方向性) に ROM 出力が現われる。

POWERON ... 電源自動リブの信号が入力される。

WTS ... レジスタ内データのうち処理した1のタイミングのみ "H" とする。

BCD ... 演算レジスタ C と テーテストレジスタ B.W. 700756 スタレーン レジスタ とを結ぶ 双方向性 データバス。 PCB テスト用として出力される。





圖4. キーボード



ROM x 3

- MK6111P
- MK6112P
- MK6113P

圖5. ROMピン図



ROM x 3



逆ポーランド記法は、数式の表現されている方がより実際的である。  
 この為 通常コンピュータ (HPの 数式通りの計算式入力可能なテスト  
 トップ卓電を含め) では 数式を一旦 逆ポーランド記法に変換してから  
 演算を実行する。

(例)  $G = A - \frac{F}{\frac{C}{B} + DE}$       FORTRAN では  $G = A - F / (C / B + D * E)$

図6. 逆ポーランド記法変換

スタック配列出力	ポンドラ・スタック	入力配列(キー)
A		-
A	-	F
AF	-	/
AF	- /	(
AF	- / (	C
AF C	- / (	/
AF C	- / ( /	B
AF C B	- / ( /	+
AF C B /	- / ( +	D
A - C B / D	- / ( +	*
AF C B / D	- / ( + *	E
AF C B / D E	- / ( + *	)
AF C B / D E +	- / ( +	RTN
AF C B / D E + +	- /	∧
AF C B / D E + + /	-	∧
AF C B / D E + + / -		∧

↑ 逆ポーランド記法変換終了

逆ポーランド記法を直接的に用いた卓電は HP 以外には無く、一般的には  
 科学技術計算 加減乗除計算用としては 数値一時記憶を頻繁に  
 行なわせる必要がなく スムースに計算を行なわせる事ができる。



### (4) 回路構成

演算制御命令を格納した ROM とデータレジスタとして 9ビット、シフトレジスタを使用した ROM-レジスタ方式である。

#### (A) ROM... 3KW x 10 bit

##### (i) ROMチップ内構成




図7.

破線内の回路は必ずしもROMチップ内に入れる必要はないと思われる。

以上の様な構成のROMチップの“メモリ65”の場合3チップ搭載されている。

ROMチップ制御、入出力信号間のタイミングについてはNo.11参照。

##### (ii) 命令

No. 9, 10, 11 参照

(a) JS (Jump to Subroutine) R1=1, R2=0 のとき R3~R10 を示されるアドレスにポインタをシフトし、カウントアドレス+1 をスタートする。判定所の状態を無視したジャンプ命令として使用する。又、キーコードをアドレスレジスタに格納する際、変換を要するキーの場合 (No. 16 後述)

RDM code								Instruction		
0	9	8	7	6	5	4	3	2	1	
A <sub>8</sub>	A <sub>7</sub>	A <sub>6</sub>	A <sub>5</sub>	A <sub>4</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>			JS → A <sub>8</sub> A <sub>7</sub> A <sub>6</sub> A <sub>5</sub> ...A <sub>1</sub>

A <sub>8</sub>	A <sub>7</sub>	A <sub>6</sub>	A <sub>5</sub>	A <sub>4</sub>	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>			JP → A <sub>8</sub> A <sub>7</sub> A <sub>6</sub> A <sub>5</sub> ...A <sub>1</sub>
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	--	--	------------------------------------------------------------------------------------

判定元 NO 2 台級用...

				W <sub>3</sub>	W <sub>2</sub>	W <sub>1</sub>				0 - E (E=0)
										0 → E
										A - C (A=B)
										C - 1 (C≠0)
										E → C
										X - C → C
										X → C
										X - C - 1 → C
										A → LS
										A → B
										A - C → C
										C - 1 → C
										C → A
										0 - C (C=0)
										A + C → C
										C + 1 → C
										A - B (A=B)
										E ↔ C
										C → RS
										A - 1 (A≠0)
										B → RS
										C + C → C
										A → RS
										X → L
										A - B → A
										A ↔ B
										A - C → A
										A - 1 → A
										A + E → A
										A ↔ C
										A + C → A
										A + 1 → A

WS 終止 → No. 11 参照

FLAG "N"	N <sub>4</sub>	N <sub>3</sub>	N <sub>2</sub>	N <sub>1</sub>						J → F <sub>n</sub>
										F <sub>n</sub> ≠ 1 (J)
										0 → F <sub>n</sub>
	X	X	X	X						0 → F <sub>n</sub>
POINTER "N"	N <sub>4</sub>	N <sub>3</sub>	N <sub>2</sub>	N <sub>1</sub>						N → P
	X	X	X	X						P - 1 → P
	N <sub>4</sub>	N <sub>3</sub>	N <sub>2</sub>	N <sub>1</sub>						P ≠ N (J)
	X	X	X	X						P + 1 → P

B CODE										INSTRUCTION	
10	9	8	7	6	5	4	3	2	1		
X	X	X	X							(NO USE)	

N <sub>4</sub>	N <sub>3</sub>	N <sub>2</sub>	N <sub>1</sub>					N → C (pointer)	
----------------	----------------	----------------	----------------	--	--	--	--	-----------------	--

同時に P-1 → P

				X						EX-DISP	
				X						C ↔ M	
				X						C → D → E → F US	
				X						F → E → D → A DS	
				X						OFF-D SP	
				X						M → C	
				X						C → F → E → D → C RD	
				X						Ø → A, B, C, D, E, F, M	

X	X			X						I <sub>s</sub> → A	
X	X			X						BCD → C	

70750xストレーザリキ-コード  
データストレーザ 1/6

R <sub>3</sub>	R <sub>2</sub>	R <sub>1</sub>						SELECT ROM <sub>1</sub>	
----------------	----------------	----------------	--	--	--	--	--	-------------------------	--




X	X	X						SRE	
---	---	---	--	--	--	--	--	-----	--

X	X							KC → TC	
X	X							TCKC → AR	

	X							DSA → DS (C <sub>1</sub> )	
								C → DS	
								DS → C	

データストレーザリキ

								ROM X → TX	
								ROM 1 X → OX	



JS→As~Ay 示された アドレスコードの 交換後の キーコードとして 用いられる。 ( フロート No. 5 参照 )

(b) JP --- 判定系 ( セット条件は 次の 3 条件 がある。 ① 加減算器より 上桁への Carry、ポロ一 が 出たとき ② フラグ ( ステータスビット ) の 判定の Yes のとき ③ ポインタ 内容 判定の Yes のとき ) が セット された ときは カウント アドレス を スキップ、 セット されていない ときは JP→A8~A1 示された アドレス の ジャンプ する。

(c) レジスタ間 演算、交換、判定

R1=0、R2=1 のとき R3~5 を 示される IV 信号 発生 期間のみ 当該 レジスタより データを 抽出して 処理 する。 R6~10 を フォーマット する 最大 符号化 形式 を とり、 32 種の マイクロ命令を 作り 出している 為、 マイクロホダー の 配線 及び マイクロホダー と データ線 とを 組合わせて、 演算 を 行なう ための データ を 選択 する ゲート が かなり 大規模 である と 予想 される。

(d) フラグ セットリセット 判定

F0~F11 までの 12 種 用意 されており、 演算 制御 の 目的 に 使用 される。

(e) ポインタ セット、+1、-1、判定

4 ビットの 状態 を 持つ 2<sup>4</sup> 可能な 16 進 加減算器 がある。 ポインタ 内容 の 判定 による ロード がある、 上記 (c) の 命令で R3、4、5 が 000 または 001 のとき ポインタ データ により、 IV の 発生 期間 が 決定 される。 さらに、 DO カウンタ として、 演算 回数 制御 あるいは、 キーコード の 記憶 等 にも 用いられる。

(a)(b)(d)(e) の 命令 を 実現 する 回路 構成 を 次ページ に 示す。



(A) 他の命令に対しては 参照

⑤ テーダ・レジスタ、加減算器

17-18, 14レジスタ 56ビット の長さを持つ7ビットレジスタ。  
数値一時記憶を有する ストローレジスタ 9本。演算, 24.7として用いる13  
テーダ・レジスタ 7本。

(i) ストローレジスタ

1~9までの番号が割り振られ [BSA→BC] の命令によって C<sub>0</sub> のテーダの  
レジスタ選択 始を操作する。 [STO] ① のキー操作を 表示機通の  
レジスタ1 に読みまれ, [RST] ② の操作を レジスタ2 内容が 表示レジスタに  
呼び戻される。

(ii) テーダ・レジスタ

A, B, C, D, E, F, M の7本あり レジスタ間の結びつきは下図の通り。  
演算中は A, B, C の3レジスタを用いて演算を実行する。 C, D, E, Fは  
4レベルの、テーダスタックを構成する。 表示中には 表示器する為に





図9 レジスタ間接続

修正されたデータが A レジスタに、小数点位置 (表示 / 桁を小数点表示に使用可能) 及び サブスクリプト を B レジスタに、即時演算可能な形になっているデータを C レジスタに格納している。

M レジスタ は、 の様な アリフクス・キーが押されている場合には その記憶に用い、それ以外の場合は 演算前に表示されていた数値を記憶している。

(ii) 加減算器

10 進の演算のみ可能な 16 進演算はできる。さらに 1 つのビットを独立に演算させる機能を持たるので、指数部、仮数部の符号桁と 17 各々 / 桁おつを専有している。

◎ 表示中のレジスタ内格納例

-123.456	$\left\{ \begin{array}{l} A \dots 91234560000000 \\ B \dots 00020009999999 \\ C \dots 91234560000002 \end{array} \right.$	
$1.23456 \times 10^{-78}$		$\left\{ \begin{array}{l} A \dots 01234560000978 \\ B \dots 92000009999000 \\ C \dots 01234560000922 \end{array} \right.$

符号桁は 0 が正 9 が負。(A, C レジスタ)

マスクする桁には 9 小数点を表示させる桁には 2 を入れる。(B レジスタ)  
指数部が負の場合 符号桁を含め 2 の補数 を表現する。

◎ フロクダ・ストレコ・レジスタ

1 ステア 6 ビットで、100 ステア の記憶可能な タイミング・シフトレジスタ。  
6 ビット の キーコードを表現するので、64 種のコードを記憶できる。実際にキーボードに取付けられているキーは 35 種であり 残りの 29 のコードを使用しないのは無駄が多い。さらに モデル 65 では アリフクス・キーの使用頻度が 高い事が予想され 常に アリフクス・キー 1 ストローク について、1 ステア を消費してしまると、実際貯る フロクダ・ステア数 が減少してしまう事



そこで、下図の様に、プログラムのキー操作を1ステップの表現の  
する様にキーコードの変換を行う。これは、

キー	コード	表示	キー	コード	表示	キー	コード	表示	キー	コード	表示
[NOP]	00	35 01	[RCL 7]	20	34 07	[RCL 8]	40	34 02	[STO 2]	60	33 02
[STO 4]	01	33 04	[X←Y]	21	35 07	[RCL 1]	41	34 01	[STO 1]	61	33 01
[3]	02	83	[6]	22	86	[R6]	42	84	[9]	62	09
[2]	03	82	[5]	23	85	[5]	43	83	[8]	63	08
[1]	04	01	[4]	24	04	[0]	44	00	[7]	64	07
[STO 6]	05	33 06	[RCL 6]	25	34 06	[STO 7]	45	33 07	[STO 8]	65	33 08
[X]	06	70	[+]	26	61	[+]	46	80	[=]	66	51
[X←Y]	07	35 20	[RCL 4]	27	34 04	X1			[X←Y]	67	35 22
[9]	10	35	[E]	20	15	[SST]	50	25	[CLX]	70	44
[R7]	11	35 09	[X←Y]	31	35 23	[X←Y]	51	35 24	X1		
[RCL 12]	12	34	[D]	32	14	[RTM]	52	24	[EEEX]	72	43
[STO 13]	13	33	[C]	33	13	[LBL]	53	23	[GTS]	73	42
[F1]	14	32	[B]	34	12	[GTD]	54	22	[LSTX]	74	35 00
[R+]	15	35 08	[RCL 5]	35	34 05	[STO 5]	55	33 05	X1		
[F]	16	31	[A]	36	11	[DEF]	56	21	[ENTER]	76	41
[RCL 8]	17	34 08	[RCL 3]	37	34 03	[STO 3]	57	33 03	キー無し	77	00 00

図 10

プログラム No. 5 に キーコード変換プログラム の一部を示す。

プログラム・ストレージ・レジスタ には 制御コード として 3種 挿入 される。

① Marker : プログラムの筆頭 であり、磁気テープ である BOT に相当し、読み出しを  
行う。


② Main Pointer : Xレジスタ プログラムの 実行ステップ位置を示す。

③ Second Pointer : Xレジスタ プログラム 内にある [GTO 8~9, A~E] において [LBL  
8~9, A~E] で示される 2 プログラムにジャンプ する事ができる。

この第2プログラムの実行ステップ位置を示す。ROM によってこのポインタは、メインポインタ位置に復帰する。従って、1度目のサブルーチンリンクが可能である。

以上の3種の制御コードが前ページの図10. \*1. のいずれに相当するかは不明。制御コードのサーチには70-シート No. 18 の 24/27 のサブルーチンを用いていると思われるが詳細は不明。

② キー入出力回路



システム同期カウンタ6ビットの上位3ビットを1/8マルチプレクサーでデコードしたビットパターンの出力をキー供給信号として用いている為、キー回路にはスイッチアノードの出力素子を用いているものとと思われる。

図11.

③ 7007プログラムストアに関連回路 (基本となる演算回路とは別に、オプションとして付加されている回路) 上のROMからの制御信号コードは R1~R5 = 0 である R6~R10 の値を変え3事によって作られている。モデル65 では 22 種 使用されているが詳細は不明。

### [5] 超越関数計算

カシオ設計品である MPD179C は 3-4-1 の  $\Lambda$  級級数展開式を用いたものである。近似、MPD978C, 979C は 4-2-3 の多項式近似の応用である  $\Lambda$ -SFR-2 の近似計算式によって超越関数計算を行っていたが "モ=165" は従来の電卓によく知られている様に 疑似乗除算 (Pseudo Mult. Div.) を構成される CORDIC (Co-ordinate Rotation Digital Computer) と称される計算法を用いている。

#### ④ 三角関数の CORDIC

$$\begin{cases} x_{k+1} = x_k - \delta_k y_k & \text{--- ①} \\ y_{k+1} = y_k + \delta_k x_k & \text{--- ②} \end{cases}$$

② の様に  $x, y$  平面上の点に定数  $\delta_k$  による変換を繰り返していく事が基本的な考え方である。この繰り返す変換を行っていくと  $\delta_k$  が  $1/2^n$  の処で  $0$  に近づく様に  $x, y$  平面にいくと  $1/2^n$  の位相が生ずる。

①, ② の点を複素平面上の点とすると

$$\begin{aligned} x_{k+1} + iy_{k+1} &= x_k - \delta_k y_k + i(y_k + \delta_k x_k) \\ &= (x_k + iy_k) \cdot (1 + i\delta_k) & \text{--- ③} \end{aligned}$$

点  $x_k + iy_k$  の極座標を  $R_k$ , 偏角を  $A_k$  とし ③式を極形式で表現すると

$$\begin{aligned} R_{k+1} &= (R_k \cdot \sqrt{1 + \delta_k^2}) \\ A_{k+1} &= A_k + \tan^{-1} \delta_k \end{aligned}$$

$$\begin{cases} R_{k+1} = R_k \cdot \sqrt{1 + \delta_k^2} & \text{④} \\ A_{k+1} = A_k + \tan^{-1} \delta_k & \text{⑤} \end{cases}$$




図12

こゝで ③式による変換は具体的に平面上の点の繰り返すものを考える。左図において ④, ⑤式より 2つの三角形は相似である。従って、原点と  $(x_k, y_k)$  を結ぶ線分に垂直に  $\tan^{-1} \delta_k$  だけ回転させたものとなる。

この変換を  $(x_0, y_0)$  から始め  $(x_n, y_n)$  に至ったとすると、

④, ⑤より

$$\begin{cases} R_n = R_0 \prod_{k=0}^{n-1} \sqrt{1+\delta_k^2} & \text{--- ④'} \\ A_n = A_0 + \sum_{k=0}^{n-1} \tan^{-1} \delta_k & \text{--- ⑤'} \end{cases}$$

$x, y$  座標は

$$\begin{aligned} x_n &= R_n \cos A_n \\ &= R_0 \left( \prod_{k=0}^{n-1} \sqrt{1+\delta_k^2} \right) \cos \left( A_0 + \sum_{k=0}^{n-1} \tan^{-1} \delta_k \right) \\ &= K (x_0 \cos \alpha - y_0 \sin \alpha) & \text{--- ⑥} \end{aligned}$$

$$\text{同様} \quad y_n = K (x_0 \sin \alpha + y_0 \cos \alpha) & \text{--- ⑦}$$

$$\text{ここで } K = \prod_{k=0}^{n-1} \sqrt{1+\delta_k^2}, \quad \alpha = \sum_{k=0}^{n-1} \tan^{-1} \delta_k$$

以上の変換を行なう際 特殊な初期値 あるいは 4X 未値を与えると、  
次に示す  $TAN(X)$ ,  $TAN^{-1}(X)$  の計算できる。

ii)  $TAN(X)$

変換の原点を実軸上の点  $(x_0, 0)$  に取ると、 $A_0 = 0$


よって ⑤' 式は  $A_n = \sum_{k=0}^{n-1} \tan^{-1} \delta_k$

この変換後の偏角  $A_n$  を与えられた値  $X$  とし  $X = \sum_{k=0}^{n-1} \tan^{-1} \delta_k \rightarrow 0$   
となる様にすれば、上記の変換を行なう事に相当する。

右図より明かされるが ④, ⑦ 式より

④, ⑦ 式の変換を行なう際の  $x_n, y_n$  は

$$\begin{aligned} \frac{y_n}{x_n} &= \tan \left( \sum_{k=0}^{n-1} \tan^{-1} \delta_k \right) \\ &= \tan(X) & \text{とる。} \end{aligned}$$



70-4v-1 No. 15 06174 ~ 06218 の

$X = \sum_{k=0}^{n-1} \tan^{-1} \delta_k \rightarrow 0$  を行なう疑似計算実行 70-7

06211 ~ 06218 の ④, ⑦ 式の変換を行なう 70-7 である。

この 70-7 は  $y_k = -\delta_k' y_k'$  とし

④, ⑦ 式を  $x_{k+1} = x_k + \delta_k'$  --- ①'

$y_{k+1} = y_k' - \delta_k' x_k$  --- ②' と変形し、

$x_0 = 1, \delta_k = 10^{-k}$  の様に適宜決め  $\Gamma R$ -を簡単にしている。

$\delta_k \cdot x_n$  は  $\boxed{Bpd \rightarrow RS}$  を2回行う事により作り出している。

$$\sin x = \frac{\left(\frac{\delta_n}{x_n}\right)}{\sqrt{1 + \left(\frac{\delta_n}{x_n}\right)^2}}, \quad \cos x = \frac{\left(\frac{x_n}{\delta_n}\right)}{\sqrt{1 + \left(\frac{\delta_n}{x_n}\right)^2}} \quad \text{として算出する。}$$


(ii)  $TAN^{-1}(X)$

変換の屢度  $\delta$  ( $X, 1$ ) に取り ①'、②'式を  $x_n \rightarrow \delta$  とする様に変換すると右図よりも明らかなる如く ③'式より

$$\alpha = K \left( X \cos \left( \sum_{k=0}^{n-1} \tan^{-1} \delta_k \right) - \sin \left( \sum_{k=0}^{n-1} \tan^{-1} \delta_k \right) \right)$$

$$X = \tan \left( \sum_{k=0}^{n-1} \tan^{-1} \delta_k \right)$$

$$\tan^{-1} X = \sum_{k=0}^{n-1} \tan^{-1} \delta_k \quad \text{となる。}$$




演算に及ぶ前には  $\cos^{-1} X, \sin^{-1} X$  を  $\tan^{-1} \frac{X}{\sqrt{1-X^2}}$  と変換する。

$\Gamma R$ - $\Gamma R$ - No.14 05115 ~ 05121 で ①'、②'式の変換を行っている。  $\delta_k \cdot X_k$  は  $A_5 \in 0.2, 0.4, 0.6, 0.8$  とし  $\boxed{Bpd \rightarrow RS}$  を2回行う事により得る。

05123 以降の  $\sum_{k=0}^{n-1} \tan^{-1} \delta_k$  の類似乗算の実行  $\Gamma R$ -をより最後に  $\cos^{-1} X = \frac{\pi}{2} - \sin^{-1} X$  として  $\cos^{-1} X$  は求められている。

◎ 漸近方法の図解

$TAN(X)$ : 変換後の収束値  $A_n$  は、与えられた値の  $X$



1回目  $(\delta+1)\tan^{-1} \delta > A_n \geq \delta \tan^{-1} \delta$  となる  $\delta$  を求める。


2回目  $\delta_k = \tan^{-1} 0.1$  に変更して、同様に  $(\delta+1)\tan^{-1} 0.1 > A_n \geq \delta \tan^{-1} 0.1$  となる  $\delta$  を求める。

以後  $\tan^{-1} 0.01, \tan^{-1} 0.001, \tan^{-1} 0.0001, \dots$


また、 $\delta_k$  を 5 回変更して、各々の  $\delta_k$  での演算可能回数  $\delta$  を演算結果としてレジスタに記憶する。(お1段階の疑似除算) 図例では  $\delta = 154$ ??

各々の  $\delta_k$  値について  $\delta$  回、①、②式の変換を行なう。(お2段階の変形疑似除算)

◎ 疑似乗除算について



疑似乗算 フロ-



疑似除算 フロ-

①、②の様にレジスタ内容を修正する命令の乗除算フロ-内に作られたのは疑似乗除算フロ-と称している。実際にはくり返し加減算に類似し、疑似乗除算1回の演算は一般乗除算1桁分に相当する為上記TABLEの疑似除算は定数変更の手間を除けば、5桁の2数の除算1回の演算時間に匹敵する。従ってCORDICを利用した超越関数計算では演算時間を大幅に短縮できる。但し他の計算法に比して数倍のROMアドレス消費があるのみ、存続階級型の卓上用としては最高の計算法であるとは必ずしも言えない。

(iii)  $\exp(x)$ ,  $\ln(x)$

三角関数のCORDIC の様に図において説明する事はできる。

$$x = \sum_{k=0}^n \beta_i \ln(\delta_k) \rightarrow \Delta \quad \delta_k = 1 + 10^{-k} \quad \text{とし} \quad x = \sum_{k=0}^n \beta_i \ln(\delta_k) \rightarrow \Delta$$

となる 各々  $k$  についての  $\beta$  を求める。

①式を変形すると

$\exp(x) = \prod_{k=0}^n \delta_k^{\beta_i} \rightarrow \Delta$  として 求められた  $\beta$  より ②式を計算すれば  $\exp(x)$  が計算できる。

$$x = \sum_{k=0}^n \beta_i \delta_k^{\beta_i} \rightarrow \Delta \quad \text{とし} \quad x = \sum_{k=0}^n \beta_i \delta_k^{\beta_i} \rightarrow \Delta \quad \text{となる}$$

各々  $k$  についての  $\beta$  を求める。

③式を変形すると

$\ln(x) = \sum_{k=0}^n \beta_i \cdot \ln(\delta_k)$  ④式として 求められた  $\beta$  より ④式を計算すれば  $\ln(x)$  が計算できる。

$\prod_{k=0}^n \delta_k^{\beta_i}$  の計算については

$$\begin{aligned} x_{k+1} &= \prod_{k=0}^k \delta_k^{\beta_i} \\ &= \delta_k^{\beta_i} \cdot \prod_{k=0}^{k-1} \delta_k^{\beta_i} \\ &= \delta_k^{\beta_i} \cdot x_k \end{aligned}$$

ここで  $\delta_k = 1 + 10^{-k}$  に取ると

$$= x_k (1 + 10^{-k})^{\beta_i} \quad \text{となり}$$

同一の  $k$  値において

$$x_{k+1} = x_k + 10^{-k} \cdot x_k \quad \text{の 変換を } \beta \text{ 回}$$

行なったものに相当する。

①  $\exp(x)$  について

07102 ~ 07121 において  $x < \ln 2$  とし ( $\ln 2$  の幅を漸次を

漸次縮小する)  $x = \sum_{k=0}^5 \beta_i \ln(\delta_k)$  を実行

07122 ~ 07223 において  $\prod_{k=0}^5 \delta_k^{\beta_i}$  を計算する。

②  $\ln(x)$  について

07021 ~ 07031 において  $x = \sum_{k=0}^5 \beta_i \delta_k^{\beta_i} \rightarrow \Delta$  の  $\beta$  を求める

07032 以降において  $\sum_{k=0}^5 \beta_i \ln(\delta_k)$  を計算する

◎  $\tan^{-1}$  において  $\tan^{-1} 10^k$  ,  $\ln$  において  $\ln(1+10^{-k})$  を、漸近1回あたりの幅を以て置んではいるのは

$$\tan^{-1}(10^k) > \frac{1}{2} \tan^{-1}(10^{2k}) , \quad \ln(1+10^{-k}) > \frac{1}{2} \ln(1+10^{-2k})$$

の関係が成立し、各K値における漸近の回数も9回以内に抑えられるからである。又、漸近の速度の2分法(バスター・サーチ法)のとりも 急速である事によつて知られる。

Kの値によつても  $\tan^{-1}$  は 8~4  $\ln$  は 8~5 であり、N桁の演算結果を求めたいとき 各  $\frac{1}{2} + 1$  種の値を取りは、誤差なく計算の成るある。

以上の記述に対して、2校、先生 門田氏 発行の“科学電卓のアルゴリズム”，J.E. Mezzitt “Pseudo Division and Pseudo Multiplication Processes” IBM J. APRIL 1962 , 一松信 “初等関数の数値計算” 教育出版 , W.H. Spedder “A class of algorithms for  $\ln x \dots$  and  $\cot^{-1} x$ ” IEEE Trans. 1965, を参考にし、理解し易いように解説し(報告書自身理解の爲) “モデル65” における実例を示した。

[8] CPU の汎用性について


“モデル65”に使用されているCPUは、モデル35, 45 の様な他の表示式向電卓、モデル46 プログラム電卓、モデル80 ビジネス電卓、統計電卓に使用されているものと同一であり、プログラムのROMの変更によつて種々の用途がある。但し、プログラ、磁気カード等のプログラム制御の爲にはプログラム制御用のNEACM4にある様な RUN, STOP, ETC. 始まる単一命令しか出せずプログラム制御を怠めて、ROMを全て制御する事が不能である。プログラ、磁気カード等の、別に専用のIOCが必要となり、これらを別々の別個に作る必要を以て複雑である。又、ROM-プログラムの形式を探っているのと同様、演算処理プログラムの形式については、便利であるが、演算速度の問題もある。これは、クロック周波数を高くする事によつてカバーしている。






# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
	No. 2														作成者
A	B	C	D	E	F	G									



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
	No 3														作成者



3  
5  
7  
8  
9  
10










# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者


No 8





# フローチャート


タイトル	年 月 日	版	承認	査閲	担当	年 月 日	版	承認	査閲	担当	登録番号
No 9											参照番号
											作成者



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者


No 10



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者


No 11



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者


No 12



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者

No 13






# フローチャート

タイトル	年	月	日	版	承認	金	担	年	月	日	版	承認	金	担	登録番号
															参照番号
															作成者


No 15



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者

No 16




- SIN F1, 5,
- COS F1, 5, q,
- TAN F1,
- SIN<sup>-1</sup> F1, 5, 7,
- COS<sup>-1</sup> F1, 5, 7, q,
- TAN<sup>-1</sup> F1, 7,
- R→P<sup>-1</sup> F1, 4, 5, 6, 7,



# フローチャート

タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者


Vc 17



# フローチャート


タイトル	年	月	日	版	承認	査閲	担当	年	月	日	版	承認	査閲	担当	登録番号
															参照番号
															作成者

No 18



電子計算機  
のための 近似計算法

ヘースティングス 著  
竹 内 均 訳



東京図書株式会社