
2542-2523 N-S: 3 m 10-10 2528, 4.295 暫定設計基準 台議者 各位。 pf1 54. 给追加举项的 N-Si 3pc ルール、プロセスのプロセス模計,設計整等の 模計の為、以下以示す設計基準を暫定的以法定し、 EAK ROMの設計を開始致しますので作了水 合議者 中们,我们如此該計 マイコンデベイス エ/0 メモリ

In more accurate, the 3μ process described here is 3.125μ process which is calculated as 5μ x 5/8 (reduction rate). Computer adds the original 5μ X-Y coordinate 5 times and shifts to the right 3 times to get 3.125μ X-Y coordinates to achieve the 5/8 reduction.

Mask layout schematics were drawn manually using the scale of 2mm/5 μ m (400x) for top level and 4mm/5 μ m (800x) for functional modules under the top level to draw an N-channel silicon gate MOS (Metal Oxide Semiconductor) transistor one by one.

の日なせ 順序



。 目合せ ズレ

o マスク す法 設差

各層のマスフと実すでの誤差


04


05 mask→蒸着前处理缓 片侧 +10~

mask → プラズマエッケ後 06


o設計は 5pルールで行い、 0.625倍する。

設計ルール ()内は x0.625 前の寸式






-09 -089 反転



ポリシ)の拡散層への不ぶうップ 3.125(5) -03のフィールドへのホバラシブ 0.625(1)

-03の SD内のポリ到への不バラップ 2.19 (3.5) -03と他のゲートとの間隔 同一SD内 他のポリン ス5 (4) ポリリ筋解 1.88 (3) 他のSD 2.5 (4)



中 3.125 (5) 但L出部以上は3.75(6) 商隔 3.125 (5)

拡散層との向隔 (平行な場合 *1 (ON LIPHE) (ON LIPHE)

下端町でのファルド 3.125(5)

料;但し、容量が向 題になる場合は さけること。 (54・6/8追加)

ソス,「しん拡散層の最小中 (ポリンソより) 3.125(5) (54.96) 追加)

-05 コ:97ト -625(10) -62

コンタクトサイス"
2.5 × 3.125"
(4 × 5)
コンタット - ボットリマーン"ン
188 (3)

コンタフトーアルミマージン 人か6(2.5) 不かりコンタクトー拡散層 3.75(6) 54.98年加工

打成有文局等 - 3.125 - (5) - 3.125 - (5) - 3.125 - (5) - 3.125 - (5) - 3.125 - (5) - 3.125 - (5)

コンタントサイズ 3/25×3/25 (5×5) コンタント・ケート ずいり 3/25 フィルド ポッショ (5) コンタント・ドゥなな層 3/25 (5) コンタント・アルミマーニン (56) 第二コンタント 本教層マージン 0

-06 Pu; 730 (5+3/25)